## 特集論文

# 低損失化を実現する 新構造SiCトレンチMOSFET

菅原勝俊\* Katsutoshi Sugawara 福井 裕<sup>†</sup> Yutaka Fukui 香川泰宏<sup>‡</sup> Yasuhiro Kagawa

SiC Trench Metal – Oxide – Semiconductor Field – Effect Transistor with Novel Structure Enabling Lower Losses

#### 要 旨

近年の環境意識の高まりを受けて、パワーエレクトロニ クス機器の省エネルギー化が進められている。SiC(シリ コンカーバイド)は従来のSi(シリコン)に比べてパワーデ バイス材料として大幅に優れた特性を持っており、パワー エレクトロニクス機器の省エネルギー化を実現する次世代 材料として注目されてきた。三菱電機ではSiC-MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor), SiC-SBD(Schottky Barrier Diode)の開発及び量産を進 めており、家電製品から鉄道製品まで多くのパワーエレク トロニクス機器への適用を進めてきた。

当社のプレーナ型MOSFETは低損失性が特長である が、更なる性能向上のために高集積化ができるトレンチ型 MOSFETの開発も進めている。しかしながら、トレンチ型 MOSFETではトレンチ底部に電界が集中しやすいため、当 社ではトレンチ底部にp型保護層を設けて、これを接地す る構造を提案してきた。今回、この構造を改善したMIT2-MOS(Multiple Ion-implantation into Tilted Trench sidewall-Metal Oxide Semiconductor)を考案した。MIT2-MOSは高集積化による低損失化が容易であること、簡便 なプロセスで製作できることが利点である。今回試作した MIT2-MOSは定格1.2kV(アバランシェ電圧1.5kV)、し きい値電圧4.1Vで特性オン抵抗1.9m $\Omega$ cm<sup>2</sup>という高い性 能を実現した<sup>(1)</sup>。



#### MIT2-MOSの構造及び電気特性

トレンチ型SiC-MOSFETではトレンチ底部にかかる電界を緩和するため、底部に電界緩和構造を設けて、これを接地する必要がある。今回 開発したMIT2-MOSはこの接地構造にp型側壁接続層を採用し、さらにn型JFET(Junction Field Effect Transistor)ドープ層を加えた。 これによって、定格1.2kV(アバランシェ電圧1.5kV)、しきい値電圧Vth=4.1Vで現在量産中のプレーナ型MOSFETに比べて、室温で50%、 150℃で37%の特性オン抵抗Ronの削減効果を得た。

### 1. まえがき

環境意識の高まりを受けてパワーエレクトロニクス機器 の省エネルギーが進められている。その中で、次世代のパ ワー半導体材料としてSiCが注目されてきた。SiCは従来 用いられてきたSiに比べてバンドギャップが大きく、絶縁 破壊電界が高いことを始めとして、パワーデバイスとし て大幅に優れた性質を持っている。当社ではSiCを用いて、 SiC-MOSFETやSiC-SBDの開発及び量産を進めており、 これまでに耐圧600Vの家電向けから3.3kVの電鉄向けま で、幅広い耐圧クラスの製品を実用化してきた。

パワーエレクトロニクス機器の省エネルギー化のために は機器に用いられるパワーデバイスの低損失化が重要であ る。当社ではプレーナ型と呼ばれる平面構造のMOSFET を採用してきた。当社のプレーナ型MOSFETは低抵抗性 が特長であるが、その一方でトレンチ型と呼ばれるゲート 電極をドリフト層中に埋め込んだ構造のMOSFETは、プ レーナ型に比べて単位セルの小型化が可能であり、高集積 化による更なる低損失化が期待されている。しかしながら, トレンチ型はトレンチ底部に電界が集中しやすいため、十 分な素子信頼性を得るためにはこの電界を緩和する必要 がある。当社では、トレンチ底部にp型保護層(BPW)を 設けて、これを接地することで電界緩和を行う構造を提 案してきた<sup>(2)</sup>が,図1(a)に示すように単位セルを間引いて BPWに対するコンタクトを設けるため、高集積化の点で 難があった。そこで、今回この接地構造を改善した新たな デバイス構造であるMIT2-MOS(ミッツ・モス)を考案した。 本稿ではMIT2-MOSの構造及び性能について述べる。

## 2. MIT2-MOS

#### 2.1 MIT2-MOSの構造

MIT2-MOSはその呼称どおり,三つの注入層によって 特徴づけられる。MIT2-MOSの模式図を図1(b)に示す。

ーつ目の注入層はトレンチ底部BPWであり,SiCドリ フト層にトレンチを開口した後,正対した位置からp型イ オン注入を行うことで形成される。このBPWは1章に述 べたとおりトレンチ底部にかかる高電界を緩和する効果が ある。その一方でBPWの電位が不安定な場合スイッチン グ損失が増加することと,BPWによって生じる空乏層が PW-BPW間,BPW-BPW間の電流経路狭窄を引き起こ して抵抗が増加することの二つの問題を引き起こす。

二つ目の注入層であるSCは前者の問題に対処するための ものであり、開口したトレンチに対して斜め方向からp型



図1. トレンチ型SiC-MOSFETの構造模式図

イオン注入を行うことで形成される。SCを介してBPWが 接地されることで,BPWの電位が安定してスイッチング 損失を低減する効果が得られる<sup>(3)</sup>。

三つ目の注入層であるJDは後者の問題に対処するもの であり、トレンチに対して斜め方向からn型イオンを注入 して形成される。n型SiCドリフト層に比べて高濃度のn層 を配置することで、BPWからの空乏層の広がりが抑制さ れ、電流経路狭窄による抵抗増加を防ぐ効果が得られる<sup>(4)</sup>。

MIT2-MOSはトレンチ壁に対する傾斜イオン注入を行 うことで,比較的低エネルギーのイオン注入で製作できる。 また,イオン注入後の再エピタキシャル成長も必要なく, 全体として比較的簡便なプロセスで製造することが可能で ある。また,構造がシンプルであるため高集積化しやすい ことも利点である。

#### 2.2 MIT2-MOSの静特性

ー般にMOSFETのしきい値電圧(Vth)と特性オン抵抗 (Ron)はトレードオフの関係にある。Ronを下げるためには



 $R_{on}$ はゲート電圧V<sub>g</sub>=20V,ドレイン電流密度J<sub>ds</sub>=450A/cm<sup>2</sup>の値, V<sub>t</sub>はドレインーソース間電圧V<sub>ds</sub>=10V,ドレイン電流密度J<sub>ds</sub>=100A/cm<sup>2</sup> の値として定義する。

図2. 特性オン抵抗Ronとしきい値電圧Vthの関係

Vthを下げればよいが、Vthが低くなるとドレイン-ソース 間にリーク電流が流れやすくなる。さらに、温度上昇に 伴ってVthは減少するため用途によっては高いVthが求め られる。図2にRonとVthの関係を示す。素子耐圧は1.2kV を想定しており、実際のアバランシェ電圧は1.5kVである。 トレンチ型は従来用いてきたプレーナ型に比べて高Vth領 域でのRonの増加が抑えられていることが分かる。例えば、 Vthが4.1VでのRonは1.9mΩcm<sup>2</sup>になった。これはプレー ナ型の約半分である。当社では、ゲート酸化膜に再酸化を 適用することでプレーナ型でも高Vth領域でのRon増加を抑 えられることを報告しているが<sup>(5)</sup>、トレンチ型はそれを上 回る改善効果が得られる。

一方で、トレンチ型はチャネル幅密度の増加によってプレーナ型よりも単位面積当たりのゲート入力容量Cissが大きくなる。これに対する性能指標としては図3の特性オン 抵抗とゲート入力容量の積RonCissが用いられることが多い。 この指標ではトレンチ型が若干低く、特性オン抵抗とゲー ト帰還容量の積RonCrssはほぼ同等になる。これは同一オン 抵抗のチップでは、トレンチ型の方がチップサイズは小 さくなり、Cissは低くなることを示している。



#### 2.3 MIT2-MOSの動特性

動特性の比較を表1に示す。外付けゲート抵抗Rgを調整して同一のdV/dtで比較した場合、トレンチ型の方がプレーナ型よりもdI/dtが大きくなる。これによって、オン 損失(Eon)は小さくなるが、オフ損失(Eoff)はトレンチ型の 方が大きい。オフ側もオン側のdV/dtがそろう外付けゲー ト抵抗に変更して、さらにdV/dt及びdI/dtを大きくした 場合には、トレンチ型のEonとEoffの和はプレーナ型よりも 小さくなる。

#### 2.4 MIT2-MOSの信頼性

動特性比較

1章に述べたとおり、トレンチ型はプレーナ型に比べて トレンチ底部の電界が大きくなりやすい。また、プレーナ 型とはゲート酸化膜が形成される面方位が異なることもあ り、トレンチ型では高いゲートストレス印加時にVthがシ フトすることが知られている<sup>(6)</sup>。MIT2-MOSにゲートス トレスを印加し、その前後での特性の変化を調べた結果を

表1. 同一チップサイズのプレーナ型MOSとMIT2-MOSの

	プレーナ型MOS	MIT2-MOS		
しきい値電圧V <sub>th</sub> (V)	1.8	3.7		
オン時				
ゲート抵抗R <sub>g</sub> <sup>(注1)</sup>		А	В	А
$dV/dt(kV/\mu s)$	8.0	8.0	6.0	8.0
dI/dt(kA/µs)	1.8	2.1	1.7	2.1
オン損失Eon(mJ/P)	1.1	0.8	1.8	0.8
オフ時				
ゲート抵抗R <sub>g</sub> <sup>(注1)</sup>		В	В	А
dV/dt(kV/µs)	10.0	10.0	10.0	15.0
dI/dt(kA/µs)	0.9	1.1	1.1	2.6
オフ損失Eoff(mJ/P)	2.1	2.7	2.7	2.0
$E_{on} + E_{off}(mJ/P)$	3.2	3.5	4.5	2.8
対プレーナ(%)		+ 10.9	+ 40.6	- 12.5

(注1) ゲート抵抗RgはMOSFET外付けのものを示す。

IOSFE19所的的名の老小 9。





図4に示す。ストレス印加によってVthを0.23V増加させたとき、Ronの増加は室温で2%程度、150℃では1%以下にとどまる。これは図2に示したRonとVthの関係で、Vthが0.23V増加した場合のRonの増加量と同等である。すなわちRonの増加はVthが増加したことによる増加だけにとどまり、ストレス印加によるRonそのものの増加は生じないことが分かる。スイッチング損失も同様にVthの増加に沿った変動を示しており、EonとEoffの和はストレス印加前後で変化していない。

Vthの変動はゲート酸化膜の状態変化によるものと考えら れる。これを確認するため、ストレス印加後の素子2個に 対してHTRB(High Temperature Reverse Bias)試験を 行った。HTRB試験中に測定したVthの推移を図5に示す。 ストレス時間の増加に従ってVthは低下していき、200時間 経過以後はほとんど変化しなくなっている。ストレス開始時 点でのVthシフト量が0.23Vであるのに対して、200時間の時 点ではこれより0.20V減少し、1,000時間までほとんど変化 が見られなかった。すなわち、シフト量0.23Vのうち0.20V は一時的なものであり、素子のストレス状態によって変動



するものであることが分かる。また,1,000時間のHTRB 試験でRonやリーク電流の増加は5%以下にとどまってお り、Vthシフトが生じたものであってもHTRB試験による 劣化は生じないことも確かめられた。

## 3. む す び

トレンチ底部にかかる電界を緩和するBPW, これを接 地するSC, 電流経路狭窄を防ぐJDを設けたMIT2-MOS を開発した。開発したMIT2-MOSは定格1.2kV(アバラ ンシェ電圧1.5kV), しきい値電圧4.1Vで特性オン抵抗 1.9mΩcm<sup>2</sup>を示した。これはこれまでに実用化を進めて きたプレーナ型の約半分である。また, ゲートに高いス トレスを印加して0.23VのVthシフトを発生させ, 静特性, 動特性, HTRB信頼性に与える影響を調べたが, どちらも 大きな問題は見られないことを確認した。さらに, 0.23V のVthシフトのうち0.20Vが一時的なものであることを見 いだした。このように, 開発したMIT2-MOSが高い性能 を持つことを確認した。引き続き量産適用を進めていく。

#### 参考文献

- Sugawara, K., et al.: A Novel Trench SiC-MOSFETs Fabricated by Multiple-Ion-Implantation into Tilted Trench Side Walls (MIT2-MOS), PCIM Europe digital days 2021, 504~508 (2021)
- (2) Kagawa, Y., et al.: 4H-SiC Trench MOSFET with Bottom Oxide Protection, Mater. Sci. Forum 778, 919~922 (2014)
- (3) Fukui, Y., et al.: Effects of Grounding Bottom Oxide Protection Layer in Trench-Gate SiC-MOSFET by Tilted Al Implantation, Mater. Sci. Forum 1004, 764~769 (2020)
- (4) Tanaka, R., et al.: Performance Improvement of Trench-Gate SiC MOSFETs by Localized High-Concentration N-Type Ion Implantation, Mater. Sci. Forum 1004, 770~775 (2020)
- (5) Tanioka, T., et al.: High Performance 4H-SiC MOSFETs with Optimum Design of Active Cell and Re-Oxidation, PCIM Europe 2018, 879~884 (2018)
- (6) Peters, D., et al.: Investigation of threshold voltage stability of SiC MOSFETs, Proc. of 30th ISPSD, 40~43 (2018)