

省エネルギー・省資源化に貢献するSiCパワーデバイス

今泉昌之*
Masayuki Imaizumi
松岡 徹†
Toru Matsuoka

SiC Power Devices Contributing to Energy and Resource Saving

要 旨


三菱電機は、省エネルギー化・省資源化のキーデバイスであるパワーデバイスを製品ラインアップとして持ち、持続可能な社会の実現に向けて幅広く貢献している。

現状、パワーデバイスには半導体Si(シリコン)によるチップが主に使われているが、Siチップの性能は物理的な限界に近付いている。このため、パワーデバイスの更なる性能向上を可能にする、新しい半導体であるSiC(シリコンカーバイド)によるチップの開発が活発化し、一部のシステムで適用が始まっている。

当社は早期にSiCチップの開発に着手し、特に、パワーデバイスで主要な役割を果たすスイッチング素子

の、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)の開発に注力してきた。これまで、SiC-MOSFETを組み込んだパワーモジュールを製作し、それらをエアコンディショナ、太陽光パワーコンディショナ、鉄道用インバータなど、各種の製品システムに適用して、SiCパワーデバイスの高性能性、低損失性を実証してきた。

実用化が始まったSiCパワーデバイスであるが、一層の普及には、更なる低損失化、高信頼化、電流容量の増大化、低コスト化など、多くの課題が残されている。当社では、それらの課題を解決する次世代のSiC-MOSFETの開発に注力している。



当社で開発中のSiC-MOSFET技術

当社では、次世代のSiCパワーモジュールに適用するSiC-MOSFETの開発を進めている。低損失化又はチップシュリンクによる低コスト化を狙いとする、第2世代プレーナ型MOSFET、独自構造によるトレンチ型MOSFET、また、特に高耐圧域で低コスト化を可能にする、SBD(Schottky Barrier Diode)内蔵型MOSFETの開発に注力している。

ライフ

インダストリー

インフラ

モビリティ

共通領域

1. ま え が き

今日、持続可能な社会の実現が急務であり、省エネルギー・省資源化の取組みが活発化している。当社は、電気エネルギーの効率的な活用に不可欠なパワーデバイスを広く製品ラインアップしており、これらを種々の機器に適用することによって、多岐にわたるシステムの省エネルギー化、小型化などに貢献している。

パワーデバイスには、トランジスタ、ダイオードなどの半導体チップが組み込まれており、電流・電圧の制御で中心的な役割を果たしている。現在、半導体チップはSiによって製作したものが主に使われているが、更なる高性能、低損失化のために、ワイドバンドギャップ半導体のSiCを用いたものの適用が始まっている。SiCの優れた物性値によって、SiCパワーデバイスは電力変換時の損失をおおむね50~70%低減し、また、従来と比べて高周波での動作を可能にする。システムの特徴に応じてSiCパワーデバイスを活用することで、機器の損失低減や、冷却器、受動部品の小型化などが可能になる。

省エネルギー・省資源化に役立つSiCパワーデバイスの一層の普及に向け、当社ではそれらの性能向上、低コスト化に継続的に取り組んでいる。

本稿では、特にSiC-MOSFETの開発に関して、当社が次世代技術として取り組んでいる、第2世代プレーナ型MOSFET、新構造トレンチ型MOSFET、SBD内蔵型MOSFETの開発状況について述べる。

2. SiCチップの開発

2.1 第2世代プレーナ型MOSFET

新たに構築した6インチSiCウェーハラインも活用して開発を進めている当社の第2世代プレーナ型MOSFETは、JFETドーピング技術を用いてMOSセル構造の最適化を進め、低オン抵抗化、低容量化を実現している。例として、1,200V耐圧の第2世代プレーナ型MOSFETのオン特性を図1に、スイッチング損失のゲート抵抗依存性を図2に示す⁽¹⁾。図では比較のため、同じ有効面積を持つ第1世代MOSFETのデータも示している。第2世代MOSFETでは、セルピッチの縮小等によってオン抵抗が約15%低減している。また、容量の低減でスイッチング速度が向上したことなどによって、スイッチング損失が大きく低減していることが分かる。さらに、6インチSiCウェーハラインでは低オン抵抗化のためのSiC基板の薄板化が可能であり、第2世代プレーナ型MOSFETへ適用を始めている。






図1. 第2世代プレーナ型MOSFETのオン特性



(a) スイッチオン時の損失



(b) スイッチオフ時の損失

図2. 第2世代プレーナ型MOSFETのスイッチング損失

現在、600V~3.3kV耐圧の種々の第2世代プレーナ型MOSFETを開発しており、順次パワーモジュールへ適用して製品化している。

2.2 新構造トレンチ型MOSFET

SiCパワーモジュールへの適用を目指し、独自構造によるトレンチ型MOSFETを開発している⁽²⁾。SiCは物性値から、チップ内部での電界強度が高くなることが避けられず、特にトレンチ底部のゲート酸化膜にかかる電界強度が高くなるため、SiトレンチMOSFETにはない特別の配慮が必要になる。図3に当社が開発を進めているトレンチ型MOSFETの構造模式図を示す。トレンチ底部のゲート酸化膜にかかる電界を緩和するため、トレンチ下部にp型注

入領域(Bottom P Well:BPW)を形成している。このp型注入領域の電位を安定させるため、トレンチの側壁面に対して斜め方向にp型ドーパントのイオン注入を行って電気的に接続している。トレンチ側壁部の電流経路になる部分には、n型ドーパントの斜めイオン注入を行って電気抵抗を低減している。図4に試作したトレンチ型MOSFETの室温でのオン抵抗を、図5に耐压特性を示す。プレーナ型MOSFETと比較し、トレンチ型MOSFETの特性オン抵抗は約50%低減して1.84mΩcm²が得られており、アバラ




図3. トレンチ型MOSFETの構造模式図




図4. プレーナ型、トレンチ型MOSFETのオン抵抗比較




図5. トレンチ型MOSFETの耐压特性

ンシエ電圧は設計どおりの1,560Vが得られている。

今後、トレンチ型MOSFETの低抵抗特性を活用し、コスト低減に向けたチップシュリンクや、モジュールの容量拡大などにつなげていく。

2.3 SBD内蔵型MOSFET

MOSFETは構造上、逆方向の通電を可能にするpnダイオード(ボディダイオード)が内蔵されており、還流ダイオードとしての利用が考えられる。しかしながら現在のSiC-MOSFETでは、ボディダイオードへの通電でオン電圧の上昇等が見られるものがあり、特に面積の大きな高耐压MOSFETでは、ボディダイオードへの通電を避けるため、還流ダイオードのSBDの並列接続又はボディダイオードのスクリーニングテストが必要になっている。

当社では3.3kV以上の耐压のMOSFETに対し、還流ダイオードのSBD及びボディダイオードのスクリーニングを不要とする、SBDをMOSFETの単位セル構造に内蔵したSBD内蔵型MOSFETの開発を継続している⁽³⁾。SBD内蔵型MOSFETの内蔵SBDを通じて逆方向の電流を流した場合、ドリフト層を流れる電流による電圧降下でボディダイオードのpn接合にかかる電圧が抑えられ、ボディダイオードの電流は生じない。

図6に試作したSBD内蔵型MOSFETのオン特性を示す。オン特性はゲート電圧によって制御可能な、通常のMOSFETの特性と同様である。内蔵するSBDの電極面積は小さくてもよいため、通常のMOSFETと比較した場合、特性オン抵抗の増加は小さい。図7にMOSFETのゲートをオフした場合のSBD内蔵型MOSFETの逆方向通電特性を示す。SBDの拡散電圧である約1Vで電流が流れ始め、直線的にユニポーラ電流が流れていることが分かる。MOSFETのゲートをオンした場合、図に示した電流に、MOSFETのチャネルを流れる電流が重畳され、抵抗は大きく下がる。




図6. SBD内蔵型MOSFETのオン特性




図7. SBD内蔵型MOSFETの逆方向通電特性

SBD内蔵型MOSFETをモジュールに適用することによって、並列接続のSBDの省略とテストの簡略化が可能になり、モジュールの小型化とコストの低減に寄与する。

3. SiCデバイスの応用

SiCによって高耐圧のスイッチングデバイスにMOSFET構造が適用できるようになったことがパワーエレクトロニクス機器の省電力化に与える影響は極めて大きい。耐圧が高くなるにつれて定常損失に比べてスイッチング損失の占める割合が大きくなる傾向があり、従来のSiパワーデバイスの主流であるIGBT(Insulated Gate Bipolar Transistor)ではバイポーラデバイスの特徴であるテール電流が流れることからターンオフ損失が大きく、高キャリア周波数化を妨げる要因の一つであった。

高耐圧応用の代表例として図8に鉄道用途での発生損失の割合を示す。パワーデバイス単体の発生損失低減だけであれば、仮に1/3に低減されたとしてもインバータ部への影響だけであり、全体に占める削減率は1.2%程度にとど






図8. 鉄道用途での発生損失内訳



従来インバータでのモータ電流波形
(a) Siデバイスのスイッチング例



高周波スイッチング適用時のモータ電流波形
(b) SiCデバイスのスイッチング例

図9. 高周波スイッチングによるモータ損失の低減

まる。しかし、ユニポーラデバイスであるMOSFETにすることでテール電流を低減して発生損失を大幅に削減可能である。図9のように、高周波化することでモータ電流を正弦波電流に近づけることができ、モータ部で発生していた高調波損失の抑制につなげることができた。また、同期整流も行えることから、熱として消散していたブレーキエネルギーも電源側へ回生でき、更なる省エネルギー化に貢献した。

4. むすび

パワーエレクトロニクス機器のキーパーツであるパワーデバイスの更なる性能向上を図るため、第2世代プレーナ型SiC-MOSFETに続き、更に先のトレンチ型SiC-MOSFETの開発も進めていく。また、SBDを内蔵させることで、コストを低減する取組みや、高周波化による新たな応用分野での活用などを通じて、様々な分野での省エネルギー・省資源化対策に継続的な貢献を果たしていく。

参考文献

- (1) Tanioka, T., et al.: High Performance 4H-SiC MOSFETs with Optimum Design of Active Cell and Re-oxidation Process, PCIM Europe 2018, 879~884 (2018)
- (2) Fukui, Y., et al.: Effects of Grounding Bottom Oxide Protection Layer in Trench-Gate SiC-MOSFET by Tilted Al Implantation, ICSCRM2019, Mo-1A-02 (2019)
- (3) Hino, S., et al.: Demonstration of SiC-MOSFET Embedding Schottky Barrier Diode for Inactivation of Parasitic Body Diode, Mat. Sci. Forum, 897, 477~482 (2017)

ライフ

インダストリー

インフラ

モビリティ

共通領域