

超小型フルSiC“DIPIPM”

Super-mini Full SiC "DIPIPM"


Kiyoto Watabe, Masayuki Furuhashi, Shinji Sakai, Toshikazu Tanioka

渡部毅代登* 谷岡寿一*
古橋壯之**
酒井伸次*

要旨

三菱電機は1997年から“DIPIPM”を製品化し、エアコン、洗濯機、冷蔵庫などの白物家電や産業用モータのインバータ駆動に多数採用されてきた。ここで培った技術をベースに、2010年にインバータを構成する整流素子にSiC（シリコンカーバイド）-SBD（Schottky Barrier Diode）を採用したハイブリッドDIPIPMを製品化した。2016年11月に正式発効したパリ協定によって、世界各国で省エネルギー化技術がますます注目されている。そこで家電機器の更なる省エネルギー化に向けたパワー半導体モジュールの新製品として超小型フルSiC DIPIPMを製品化した。

モジュールを構成するSiC-MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）は、当社が独自開発したゲート酸化膜形成プロセスと新規セルシュリンク技術の組合せによって、低オン抵抗と高しきい値電圧の両方を実現した。オン抵抗はゲート電圧18Vで73mΩ程度、しきい値電圧は4V以上にしてゲート負バイアス回路をなくすことで、現在主流の超小型DIPIPM“Ver. 6シリーズ”と同一パッケージへの搭載を可能にし、この製品の電力損失を従来製品に比べて約74%と大幅に低減できた。



超小型フルSiC“DIPIPM”的外観と内部回路図

超小型フルSiC DIPIPMには当社独自の新規ゲート酸化膜形成法によって低オン抵抗と高いしきい値電圧の両立を実現したSiC MOSFETを搭載することで、パワーモジュールのゲート負バイアス回路の削減を可能にし、従来製品との互換性を確保した。SiC-MOSFETを採用することによって、従来製品に比べてスイッチング損失を74%低減できることを実証した。

1. まえがき

当社のDIPIPMはパワーチップと駆動・保護機能を持つ制御用ICチップを内蔵したトランスマモールド構造のIPMであり、これまでもエアコン、洗濯機、冷蔵庫等の白物家電機器に適用することによって、インバータユニットの小型化と省エネルギー化に貢献してきた⁽¹⁾。地球環境保護意識の高まりから、世界的にも省エネルギー化技術が注目されている。省エネルギーでリードする日本の空調機器業界では新たな省エネルギー基準であるAPF(Annual Performance Factor: 通年エネルギー消費効率)を導入し、軽負荷時などの使用時に近いエアコンの効率向上を追求している。当社では2010年からインバータを構成する整流素子にSiC-SBDを採用したハイブリッドDIPIPMを製品化した。ハイブリッドDIPIPMは従来品に比べて電力損失が30%低く、当社ルームエアコンのインバータのスイッチング損失を60%低減した。今回、家電機器の更なる省エネルギー化を果たすために、DIPIPMのキーパーツであるスイッチング素子をSi(シリコン)-IGBT(Insulated Gate Bipolar Transistor)からSiC-MOSFETに置き換えた超小型フルSiC DIPIPMを開発した。

本稿では、超小型フルSiC DIPIPMの開発について述べる。

2. フルSiC DIPIPM用SiC-MOSFETの開発

SiCはSiに比べ絶縁破壊強度が約10倍大きく、熱伝導率が約3倍高いことから、次世代パワーデバイス材料として期待されて研究開発が盛んに行われている。しかし、SiC-MOSFETはオン抵抗としきい値電圧の間にトレードオフ関係があり、両立させることは難しかった。そのためSiC-MOSFET回路内で生じるノイズによる誤動作を防止する目的でパワーモジュール内にゲート負バイアス回路を設けることが一般的であった。

一方、フルSiC DIPIPMの製品化に当たっては、従来の超小型DIPIPMと外形サイズやピン配置の互換性を保つことが不可欠であり、プリント基板の変更コストを最小限にするためにゲート負バイアス回路の削減が必要であった。

当社ではSiC-MOSFETのオン抵抗としきい値電圧のトレードオフを改善するために、新しいゲート酸化膜の形成プロセスを開発した⁽²⁾。従来の製造方法では、キャリア移動度が35cm²/Vsでのしきい値電圧が1.3Vである一方、新プロセスでは図1に示すように同じキャリア移動度でしきい値電圧を4.0V程度に向上できる。この技術は2012年から生産中のフルSiC“DIPPFC”に搭載したSiC-MOSFETに先行適用している。さらにSiC MOSFETのオン抵抗低減の新技术としてセルピッチの縮小を盛り込んだ⁽³⁾⁽⁴⁾。図2にSiC-MOSFETの断面図を示す。チャネル抵抗を低減するために、SiC-MOSFETのJFET (Junction Field Effect

Transistor)領域の縮小を行い、JFET領域にドナー不純物をイオン注入することで、セルピッチの縮小と低JFET抵抗の実現を両立させた。

図3にSiC-MOSFETのドレイン電圧-電流特性を示す。




図1. しきい値電圧とチャネルでのキャリア移動度の関係




図2. SiC-MOSFETの断面図




図3. SiC-MOSFETのドレイン電圧-電流特性




図4. 逆導通特性

ゲート-ソース間電圧が18Vのときに定格電流である15Aを得るオン抵抗は73mΩであり、高いしきい値電圧と低オン抵抗の両方を実現できた⁽⁵⁾。


一般的なSi-IGBTと異なり、SiC-MOSFETは同期整流によって、還流電流を逆導通することができる。このため、従来Si-IGBTで不可欠であったFWD(Free Wheeling Diode)の削減が可能である。図4に示すようにSiC-MOSFETの逆導通損失はSiダイオードの逆導通損失よりも小さく、およそ85%低減する。しかし、同期整流が始まるまでの一定期間、ターンオフごとに還流電流の一部がSiC-MOSFETのボディダイオードに流れる。SiCデバイスの開発課題の一つにバイポーラ電流によって結晶内の積層欠陥が拡張するバイポーラの通電劣化があり、このボディダイオードの通電による特性劣化の防止には、エピタキシャル層内のBPD(Basal Plane Dislocation：基底面転位)密度の低減やウェーハプロセスでの熱処理履歴の最適化などの多くの工夫が必要である。

3. 超小型フルSiC DIPIPIM


超小型フルSiC DIPIPIM⁽⁶⁾は、三相インバータの構成に六つのSiC-MOSFETが使用される。また高圧IC、低圧ICがSiC-MOSFETの駆動と保護を行い、BSD(BootStrap Diode)と外付けのキャパシタによって単一電源での駆動を可能にしている。低圧ICは温度情報をアナログ電圧で出力可能で、この温度情報を基に定格値の温度上限まで製品を有効利用できる。

図5にターンオン時とターンオフ時のスイッチング特性の波形比較を示す。従来品で使用するSi-IGBTはバイポーラデバイスであるため、ターンオフ時にテイル電流を生じ、スイッチング損失の増加をもたらす。一方、SiC-MOSFETはユニポーラデバイスのため、スイッチング時にテイル電流は発生しない。この違いがスイッチごとの電力損失の差となる。

表1に超小型フルSiC DIPIPIMの電気的製品仕様を示す。



(a) ターンオン時



(b) ターンオフ時

図5. スイッチング特性の波形比較




図6. 電力損失比較

このようにフルSiC DIPIPIMは従来製品に比べ、損失を大幅に低減できるとともに、動作周波数の向上やインバータ回路の小型化などが可能になる。図6に従来製品とフルSiC DIPIPIMの電力損失比較を示す。フルSiC DIPIPIMは50kHzまでの高速動作が可能であり、スイッチング損失は従来製品に比べ、74%低減できることを実証した⁽⁷⁾。

表1. 超小型フルSiC DIPIPMの電気的製品仕様

項目	記号	条件	最小	標準	最大	単位
ドレイン-ソース間オン電圧	V _{DS(on)}	V _D = V _{DB} = 18V I _D = 15A, V _{IN} = 5V	T _{CH} = 25°C T _{CH} = 125°C	—	1.10	1.80
ソース-ドレイン間ダイオード電圧降下	V _{SD(off)}	V _D = V _{DB} = 18V, - I _D = 15A, V _{IN} = 0V	—	4.00	5.00	V
スイッチング時間	t _{on}	V _{DD} = 300V, V _D = V _{DB} = 18V I _D = 15A, T _{CH} = 125°C V _{IN} = 0 ~ 5V 誘導負荷	0.70	1.30	1.85	μs
	t _{rr}		—	0.10	—	
	t _{c(on)}		—	0.10	0.36	
	t _{off}		—	1.50	2.10	
	t _{c(off)}		—	0.10	0.18	
回路電流	I _D	V _{P1} - V _{NC} , V _{N1} - V _{NC} の総和	V _D = 18V, V _{IN} = 0V V _D = 18V, V _{IN} = 5V	—	—	3.5
	I _{DB}	V _{UFB} - U, V _{VFB} - V, V _{WFB} - W	V _D = V _{DB} = 18V, V _{IN} = 0V V _D = V _{DB} = 18V, V _{IN} = 5V	—	—	0.38
短絡保護トリップレベル	V _{SC(ref)}	V _D = 18V	—	0.455	0.480	0.505
アナログ温度出力	V _{OT}	ブルダウン抵抗 R = 5 kΩ	LVIC温度 = 90°C LVIC温度 = 25°C	2.63	2.77	2.91
P側制御電源電圧低下保護	UV _{DBt}		トリップレベル	10.0	—	12.0
N側制御電源電圧低下保護	UV _{DBr}		リセットレベル	10.5	—	12.5
	UV _{Dt}		トリップレベル	10.3	—	12.5
BSD順電圧降下	V _F		リセットレベル	10.8	—	13.0
		I _F = 10mA, 内蔵抵抗Rの電圧降下含む	—	0.9	1.3	1.7
			—	—	—	V

4. む す び

今回、製品化した超小型フルSiC DIPIPMの性能、特長等について述べた。DIPIPMに搭載するためにSiC-MOSFETの低オン抵抗を維持しながら、しきい値電圧を高くする技術について述べた。今後もフルSiC DIPIPMの製品ラインアップを拡充し、市場要求に対応した製品開発をしていくことで、家電機器を中心にフルSiC DIPIPMの需要拡大と省エネルギー化に貢献していく。

参 考 文 献

- (1) 加藤正博, ほか: 超小型DIPIPM“Ver.6シリーズ”, 三菱電機技報, **88**, No.5, 285~288 (2014)
- (2) Furuhashi, M., et al.: Novel gate oxide process for realization of high threshold voltage in 4H-SiC MOSFET, Materials Science Forum, **778~780**, 985~988 (2014)

- (3) 谷岡寿一, ほか: 高しきい値電圧SiC-MOSFET製造技術, 三菱電機技報, **88**, No.5, 297~300 (2014)
- (4) Ebiike, Y., et al.: Characteristics of High-Threshold-Voltage Low-Loss 4H-SiC MOSFETs with Improved MOS Cell Structure, Materials Science Forum, **858**, 829~832 (2016)
- (5) 古橋壮之, ほか: 超小型DIPIPM用SiC-MOSFET, 三菱電機技報, **91**, No.7, 377~380 (2017)
- (6) Wang, Y., et al.: New Transfer Mold DIPIPM™ utilizing silicon carbide(SiC) MOSFET, PCIM Europe, 336~341 (2016)
- (7) 渡部毅代登, ほか: SiC搭載DIPIPMの開発と展望, 応用物理学会先進パワーハーフ導体分科会, **4**, No.2, 79~84 (2017)