デバイスモデルによるSiC-MOSFET 過渡特性の高精度シミュレーション技術 ^{城市康波*} ^{城市康波*} ^{城市康波*} ^{城市康波*} ^{市本事本事}

Precise Simulation Technology for Transient Properties of SiC – MOSFETs with New Device Model Yasushige Mukunoki, Takeshi Horiguchi, Yasushi Nakayama, Masaki Kuzumoto, Hirofumi Akagi

要 旨

SiC-MOSFET(Silicon Carbide-Metal-Oxide-Semiconductor Field-Effect Transistor)搭載電力変換 器の製品適用拡大に伴い,SiC-MOSFETのデバイスモデ ル研究が注目されている。デバイスモデルを活用すること で回路動作波形,損失解析等が可能となり,製品開発の加 速が期待できる。これまで欧米を中心にデバイスモデル研 究が発表されてきたが,ゲート回路動作波形,スイッチン グ動作での高周波特性のシミュレーション精度等の課題が 残っていた。

今回三菱電機が東京工業大学との共同研究で開発した SiC-MOSFETデバイスモデルは、物理に基づいた出力特 性のモデルをベースに、パッケージ内部の内蔵ゲート抵 抗(*R*_Ginn)及び主回路寄生インダクタンス(*L*_s, *L*_D),結合 係数(k),出力特性部,内部寄生容量(Coc, Cos, Cos)を 考慮して構成した。デバイスモデルの過渡特性は誘導性負 荷スイッチング試験によって,そのシミュレーション精度 を検証した。その結果,既存のデバイスモデルでは十分に 考察できなかったゲート回路動作波形を良好に表現できた。 また,主回路のスイッチング動作では高周波特性に影響す る電圧時間変動率,電流時間変動率ともに高精度なシミュ レーション結果を確認した。これらの高周波特性のシミュ レーション技術は,SiC-MOSFETの高速スイッチング動 作での電磁ノイズ問題への適応が期待できる。

このデバイスモデルによってゲート回路・主回路の高精 度解析が可能となり、SiC-MOSFET搭載のパワエレシス テム全体解析に有用な解析技術の実現に貢献できると考える。



SiC-MOSFETデバイスモデルと過渡特性の波形比較

左はSiC-MOSFETデバイスの等価回路モデルである。開発したデバイスモデルは内蔵ゲート抵抗,寄生インダクタンス,結合係数,出力特性部,内部寄生容量で構築している。右は誘導性負荷での過渡特性のシミュレーション評価結果である。(a)にターンオン動作,(b)にターンオフ動作時のゲート・ソース間電圧波形(vcs),ゲート電流波形(ic),ドレイン・ソース間電圧波形(vcs),ドレイン電流波形(ic)を示す。

1. まえがき

SiC-MOSFET搭載電力変換器の製品適用拡大に伴い, SiC-MOSFETのデバイスモデル研究が注目されている。 本稿で述べるデバイスモデルとは、回路シミュレータ上で 動作する等価回路モデルを指す。デバイスモデルを活用す ることでデバイスの回路動作波形、デバイス損失等の解析 が可能となり製品設計と開発の加速が期待できる。これま でも多くのSiC-MOSFETモデルが報告されてきた⁽¹⁾。し かし、デバイス駆動を決定するゲート回路動作波形のシ ミュレーションや、デバイスから発生する高周波ノイズの 原因となる高周波特性の再現に課題があった。

本稿では、東京工業大学との共同研究で開発したSiC-MOSFETデバイスモデルについて述べる。このデバイス モデルはゲート回路動作波形、高周波特性の高精度シミュ レーションを可能とする。2章でデバイスモデルの構築、 3章でスイッチング動作のシミュレーション評価について 述べる。

2. SiC-MOSFETデバイスモデルの構築

2.1 デバイスモデル

今回の研究対象はディスクリートSiC-MOSFET(1.2-kV, 36-A, TO-247パッケージ)である。図1にデバイスの 等価回路モデルを示す。デバイスモデルは3種の電極端 子(ドレイン端子(D),ゲート端子(G),ソース端子(S)), 内蔵ゲート抵抗(R_Ginn),主回路端子の2種の寄生インダ クタンス(L_D, L_S)及び結合係数(k),出力特性部,各外部 端子間の寄生容量(C_{DG}, C_{GS}, C_{DS})から構成した。またデ バイスを駆動するゲートドライブ回路も等価回路によっ てモデル化した。図1に、本稿で使用する電圧記号(ゲー ト・ソース間電圧(v_{GS}),ドレイン・ゲート間電圧(v_{DG}), ドレイン・ソース間電圧(v_{DS})),及び電流記号(ゲート電 流(*i*_G),ドレイン電流(*i*_D))を併記する。

2.1.1 内蔵ゲート抵抗のモデル化

内蔵ゲート抵抗はSiC-MOSFETデバイスのゲート電極



図1. SiC-MOSFETデバイスの等価回路モデル

に直列に配置され,SiC-MOSFETのゲート回路動作に影響する。このモデルでは内蔵ゲート抵抗をデバイス内部寄 生容量の抵抗成分として*LCRメータ*で測定して*R*_{G^{im}}=3.6Ω と評価した。

2.1.2 主回路端子寄生インダクタンスのモデル化

主回路端子の寄生インダクタンスはデバイスモデル研究 で実験評価が困難な構成要素である。本稿ではインピーダ ンス特性(*LC*共振特性)を利用した実測手法を考案し、こ の寄生インダクタンスを評価した⁽²⁾。図2に寄生インダク タンスの実測手法を示す。図2(a)及び(b)に示すように、こ の手法ではTO-247パッケージ背面のドレイン電極面と測 定用端子間に、銅版と絶縁紙で形成される容量(*C*ext)を接 続する。このときのインピーダンス特性(*LC*共振特性)経 路を図2(c)に示す。経路1のインピーダンス特性から*C*ext = 1.7nFとドレイン側寄生インダクタンスの直列共振周波 数を測定し、*L*_D=3.6nHを算出した。経路2のインピーダ ンス特性から、追加容量とソース側寄生インダクタンスの 直列共振周波数を測定し、*L*_S=5.7nHを算出した。最後に 経路3のインピーダンス特性から*L*_Dと*L*_Sの合成インダク タンスを測定し、*L*_Dと*L*_S間の結合係数*k*=0.72を算出した。

2.1.3 出力特性部のモデル化

出力特性部のモデル化は、低vDs領域と高vDs領域で分





(c) インピーダンス特性経路

図2. 主回路端子寄生インダクタンスの実測手順

割して実施した。低vDs領域では図3(a)に示すデバイスの 断面構造とMOSFETの動作式から物理モデルを構築し た⁽³⁾。図3(b)に出力特性部の等価回路モデルを示す。図3(c) にカーブトレーサによる実測結果と、物理モデルによるシ ミュレーション比較を示す。図3(c)から低vDs領域の出力 特性を物理モデルで高精度にシミュレーション可能である ことを確認した。高vDs領域の出力特性は、ターンオフ時 のスイッチング波形の解析から導出した。この解析では vGs値の読み取りに際し、内蔵ゲート抵抗による電圧降下 分を補正した。補正した各vGs値での(vDs, iD)をターンオ フ波形から読んだ実測結果と、シミュレーション比較を示 す。今回のモデリングでは実測結果を踏まえ、2次関数式 で近似した。これらの出力特性部をアナログビヘイビア式 でモデル化した。

2.1.4 デバイス内部寄生容量のモデル化

デバイスの内部寄生容量は、デバイスのスイッチング特 性に影響の大きい因子である。内部寄生容量は各端子間 にCDG、CGS、CDSの3種類が存在する。CDGはこの3種類 でスイッチング特性への影響が最も大きい容量である。一 方でCDGはほかと比較し、極めて微小な容量値のため直



接,実測評価することは困難であった。今回の研究ではス イッチング動作時のミラー期間でのゲート電流波形を解析 し,CDG容量値を実測評価した。ミラー期間ではゲート電 流はCDGを流れる,この期間のゲート電流からゲート電荷 を算出し,vDGで微分することでCDG容量値を算出できる。 さらにゲート電源電圧を可変にし,vGS依存性も調査した。 図4に示すCDG容量特性を,出力特性部と同様にアナログ ビヘイビア式で表現してモデル化した。

ほかの内部寄生容量*C*cs, *C*Dsは*LCRメータ*で測定し, 測定結果をテーブルデータとしてモデル化した。図5に *C*cs容量特性, *C*Ds容量特性を示す。



図4. CDG容量特性



図5. CGs・CDs容量特性



図6. ゲートドライブ回路の等価回路モデル

5 集論文



2.1.5 ゲートドライブ回路のモデル化

今回の研究ではデバイスを駆動するゲートドライブ回路も, 等価回路でモデル化した⁽⁴⁾。ゲートドライブ回路はGDU-40(日本パルス工業株)を使用した。図6にゲートドライ ブ回路の等価回路モデルを示す。フォトカプラ出力信号 は実測データを利用した。N-MOSFET, P-MOSFET はデバイスモデルでモデル化する。ハイサイド電源(17V), ローサイド電源(9V)は理想電源モデルでモデル化した。

3. シミュレーション評価

スイッチング動作のシミュレーション評価は,誘導性 スイッチング試験を対象とした。図7に負荷電流10Aでのス イッチング動作のシミュレーション評価結果を示す。図7(a) にターンオン波形を示す。vGSの波形比較ではミラー期間 までは良好な整合を示すものの、ミラー期間以降は、実 測波形で顕著な電圧振動を観察した。この差異はシミュ レーションで未検討である還流ダイオードのリカバリー 効果,及び主電流からの放射ノイズの影響が考えられる。 ゲート電流の波形比較でも、vGSと同様にミラー期間まで は良好な整合を、ミラー期間以降は、実測波形で顕著な 電流振動を観察した。vpsとipの波形比較でも実測波形と シミュレーション波形は良好に整合し,電圧時間変動率 (*dvps/dt*),電流時間変動率(*dip/dt*)は誤差10%程度を示 した。図7(b)にターンオフ波形を示す。vcs波形比較では シミュレーションと実測で良好な整合を確認した。ゲート 電流の波形比較では,負電流の開始タイミングで差異があ るが,以降の波形は整合した。vpsとipの波形比較でも実 測波形とシミュレーション波形は良好に整合し,電圧時間 変動率(*dvps/dt*),電流時間変動率(*dip/dt*)はターンオン と同程度の誤差10%程度を示した。

4. む す び

今回開発したSiC-MOSFETデバイスモデルは、パッ ケージ内部の内蔵ゲート抵抗,寄生インダクタンス,結合 係数,出力特性部,デバイス内部寄生容量で構築した。内 蔵ゲート抵抗,寄生インダクタンス,結合係数,は実測で 評価し,モデル化した。出力特性部はデバイス断面構造 とMOSFET動作式から物理モデルを構築した。デバイス 内部寄生容量も実測で評価し,モデル化した。またデバイ スを駆動するゲートドライブ回路にも着眼し,等価回路モ デルを構築した。誘導性スイッチング動作を対象としたシ ミュレーション評価では、ゲート回路動作,主回路動作とも 良好な整合を確認した。このデバイスモデルによってゲート 回路開発,主回路動作の詳細解析が可能になると期待する。

参考文献

- Mantooth, H.A., et al. : Modeling of Wide Bandgap Power Semiconductor Devices-Part I, IEEE Trans. Power Electron., 62, No.2, 423~433 (2015)
- (2) 昆野賢太郎, ほか: *LC*共振を利用したSiC-MOSFET
 の寄生インダクタンスの評価方法, 電気学会全国大会
 (2017)
- (3) Mukunoki, Y., et al. : Characterization and Modeling of a 1.2-kV 30-A Silicon-Carbide MOSFET, IEEE Trans. Electron Devices, 63, No.11, 4339~4345 (2016)
- (4) 中村悠太, ほか:ゲートドライブ回路モデルを考慮したSiC-MOSFET過渡特性のシミュレーション検討, 電気学会電子デバイス/半導体電力変換合同研究会資料, EDD-16-65/SPC-16-152, 13~18 (2016)