

Cat-CVD法により保護膜形成した C帯100W超級GaN-HEMT

加茂宣卓* 山本佳嗣*
戸塚正裕* 奥 友希*
國井徹郎*

A C-Band AlGaIn/GaN HEMT with Cat-CVD SiN Passivation Developed for an Over 100W Operation

Yoshitaka Kamo, Masahiro Totsuka, Tetsuo Kunii, Yoshitsugu Yamamoto, Tomoki Oku

要 旨

GaN半導体は、絶縁破壊電界が高く飽和電子移動度も大きいという優れた特性を持つため、次世代の高出力高周波トランジスタ材料として期待されている。特にAlGaInとのヘテロ接合を利用したHEMT(High Electron Mobility Transistor)は開発が活発であり、様々な研究機関、企業から成果が報告されている。しかしながら、GaN-HEMTには、電圧ストレスにより電流が減少する、電流コラプスと呼ばれる問題が知られており、多数の研究者がその解決方法について報告している。この現象は、保護膜と半導体界面に存在する界面トラップが原因であると考えられており、半導体表面処理や保護膜形成方法等の改善がなされて

きた。化合物半導体デバイスの保護膜形成に関して我々は、Cat-CVD(Catalytic Chemical Vapor Deposition)法を積極的に適用している。この方法は、化合物半導体デバイスに安定な半導体/絶縁膜界面を形成することができる成膜方法で、我々は、これまでにGaAs系デバイスに適用することで、既に様々な特性改善を実現した。


そこで今回、GaN-HEMTの保護膜形成にCat-CVD法を適用することで、電流コラプスの抑制及び高耐圧化を実現し、C帯における出力が140W以上である素子の作製に成功した。

< 各種半導体の特性比較 >


	禁制帯幅 (eV)	絶縁破壊 電界 (V/cm)	電子 飽和速度 (cm/s)	ヘテロ 接合	性能指数 JFM
GaN	3.42	5×10^6	1.9×10^7	○	143
SiC	3.25	3×10^6	2.0×10^7		57
GaAs	1.43	4×10^5	2.0×10^7	○	1

JFM : Johnson's Figure of Merit

< GaNの適用分野 >



< GaN-HEMTの電流コラプス現象 >



p-CVD(従来の保護膜形成方法)
表面にプラズマを照射、プロセス損傷が生じ、
保護膜 / 半導体界面にトラップが形成される。

プロセス損傷の小さいSiN膜の成膜手法
Cat-CVD法(プラズマ使用せず)

Cat-CVD法のGaN-HEMTへの適用

GaNの応用分野と保護膜形成方法の改善

GaNは、GaAsと比べ、ほぼ同じ飽和電子移動度でより高い絶縁破壊電界を持っている。この優れた材料特性から、Si、GaAsでは実現できなかった高電圧動作による高出力高周波トランジスタが実現できると期待されている。GaN-HEMTの高電圧動作実現のためには、電流コラプスを抑制する必要がある、その主原因は保護膜 / 半導体界面のトラップの存在である。保護膜形成にプロセス損傷の小さいCat-CVD法を適用することで、電流コラプスを抑制することが可能である。