

mitsubishi






三菱電機技報

Vol.78 No.6

2004

6

特集「マイクロ・ナノテクノロジー適用例とその評価・解析技術」




目 次

特集「マイクロ・ナノテクノロジー適用例とその評価・解析技術」

マイクロマシンの産業化とナノフロンティアへの進展	… 1
藤田博之	
マイクロ・ナノテクノロジー適用例とその評価・解析技術	… 2
武田宗久・番 政広	
SOIダイオード型非冷却赤外線センサに用いる ドライマイクロマシニングプロセス	… 7
中木義幸・秦 久敏	
マイクロエアフローセンサのセンシング素子	… 11
山下 彰・坂井裕一・谷本考司・深見達也	
MEMS高精度加速度センサ	… 15
平田善明・番 政広・大谷 浩・山崎史朗・宮崎重実	
DAMキャビティ構造を用いたKu帯シリコン受動素子	… 19
吉田幸久・西野 有・李 相録・末廣善幸・高木 直	
160Gbps光通信用可変分散スロープ補償器	… 23
松本貢行・高林正和・吉新喜市・杉原隆嗣・宮崎哲弥・久保田文人	
次世代光通信デバイス用新ナノガラス材料	… 27
星崎潤一郎・吉新喜市・並木亮介	
CNTを用いたFED	… 31
藤川正洋・渡辺昭裕・西村邦彦	
エレクトロケミカルエッティング(ECE)とその応用	… 35
出尾晋一・斎藤文夫・大路 浩・稻富健一・深見達也	
高速SiCエッティング技術	… 39
津田 瞳・仲村恵右・岸谷博昭	
超微細ナノリソグラフィ	… 43
渡辺 寛・岸谷博昭・綾 淳	
SR光を用いたX線反射率測定によるSiO ₂ 膜解析	… 47
河瀬和雅・上原 康・梅田浩司・井上真雄	
レーザダイオードの微細構造解析	… 51
谷村純二・川崎和重・吉田保明・黒川博志	
湿度環境下における化合物半導体の拡散現象解析	… 55
白水達也・佐々木 肇	
微小ポリシリコン構造体における強度と表面粗さの関係	… 59
濱田 繁・谷 周一・番 政広・堀川牧夫・大谷 浩	

特許と新案

「半導体装置の製造方法および 赤外線イメージセンサの製造方法」	
「グレーティングの作製方法」	… 63
「シリコンウエハ表面の不純物回収方法及びその装置」	… 64



表紙

マイクロシステムとナノフロンティア

マイクロ・ナノテクノロジー適用例とその評価・解析技術の特集で取り上げた内容として、中心に、基礎となる評価・解析技術の一例である平面TEM(Transmission Electron Microscope)によって観察したLD素子の結晶欠陥の写真を、上方に、実用化の方向の成果として非冷却赤外線カメラと160Gbps用可変分散スロープ補償器の写真を、下方には、ナノ化の方向の成果として、FED(Field Emission Display)に使われるカーボンナノチューブとナノインプリントのためのハーフピッチ50nmのダイヤモンドモールドを示している。

Micro & Nano Technology Application and Related and Analyses and Evaluations

Industrialization of Micromachined Devices and Evolution in Nano Frontiers

Hiroyuki Fujita

Micro & Nano Technology Application and Related and Analyses and Evaluations

Munehisa Takeda, Masahiro Tsugai

Dry Micromachining Process for Uncooled IR FPA with SOI Diode Detectors

Yoshiyuki Nakaki, Hisatoshi Hata

Sensing Element for an Air Flow Sensor

Akira Yamashita, Yuichi Sakai, Kouji Tanimoto, Tatsuya Fukami

High Precision MEMS Accelerometer

Yoshiaki Hirata, Masahiro Tsugai, Hiroshi Otani, Shirou Yamasaki, Shigemi Miyazaki

Silicon-based Ku-Band Passive Components having a DAM Cavity Structure

Yukihisa Yoshida, Tamotsu Nishino, Sang-seok Lee, Yoshiyuki Suehiro, Tadashi Takagi

Tunable Dispersion Slope Compensator for 160Gbps Optical Communication Systems

Sadayuki Matsumoto, Masakazu Takabayashi, Kiichi Yoshiara, Takashi Sugihara, Tetsuya Miyazaki, Fumito Kubota

Developments of Advanced Nanostructure Glass for Next Generation Optical Communication Devices

Junichiro Hoshizaki, Kiichi Yoshiara, Ryosuke Namiki

Carbon Nanotube FED

Masahiro Fujikawa, Shoyu Watanabe, Kunihiko Nishimura

Electrochemical Etching Technology and Application

Shinichi Izuo, Fumio Saitoh, Hiroshi Ohji, Kenichi Inatomi, Tatsuya Fukami

High-Rate SiC Etching Technology

Mutumi Tuda, Keisuke Nakamura, Hiroaki Sunitani

Nanolithography Technique

Hiroshi Watanabe, Hiroaki Sunitani, Sunao Aya

Synchrotron Radiation X-ray Reflectivity Measurements of Silicon Oxide Film

Kazumasa Kawase, Yasushi Uehara, Hiroshi Umeda, Masao Inoue

Structure Analysis of Laser Diodes

Junji Tanimura, Kazushige Kawasaki, Yasuaki Yoshida, Hiroshi Kurokawa

Diffusion Phenomena Analysis under the Humidity Environment of Compound Semiconductor

Tatsuya Shiramizu, Hajime Sasaki

Relation between Strength and Surface Roughness of Micro Polycrystalline Silicon Structure

Shigeru Hamada, Shuichi Tani, Masahiro Tsugai, Makio Horikawa, Hiroshi Otani


スポットライト

三菱半導体加速度センサ“MAS1390P”

マイクロマシンの産業化とナノフロンティアへの進展

Industrialization of Micromachined Devices and Evolution in Nano Frontiers

藤田博之
Hiroyuki Fujita



科学技術の最先端は、常に“超”を目指している。例えば物理学では、宇宙の深遠にある星雲を観測して宇宙の起源を知る研究からクォークなどの素粒子物理まで、極大から極微まで超を極める研究がされている。技術の分野でも、地球全体を覆う情報ネットワークの構築から100nm以下の寸法のトランジスタを使ったエレクトロニクスに至るまでの研究開発が行われて、我々の生活を豊かで快適なものにしている。

しかしそく考えると、極大は極微に支えられている。宇宙の探索も、超精密な機構を計算機で制御した望遠鏡や人工衛星で行う。無論、インターネットも携帯電話網も半導体集積回路がなくては成り立たない。古人も“本質は細部に宿る”と喝破したように、極微を極めることは、巨大なシステムを作り上げることにつながっている。これが、マイクロ・ナノテクノロジーが現在の研究シーンで最も注目されるゆえんである。

エレクトロニクスの分野では既にナノテクノロジーが産業化しているが、ここで発展した半導体微細加工技術を用いてミクロの機械を作る技術が1980年代の後半に発明され、機械の微細化が一気に加速した。その後、より立体的なマイクロ構造を作る技術、機械を動かすマイクロアクチュエータ、利用できる材料の多様化、半導体電子回路との一体加工が大きく進歩した。これに基き、多数の可動マイクロミラーを用いたディスプレイ、エアパック始動用センサ、インクジェットプリンターヘッド、などの製品が日常生活で使われている。


現在は、 μm 領域での技術は成熟度を増しており、マイクロマシンの研究は新たな段階に入っている。ここでは二つの方向が重要である。一つは実用化の例を増やし、マイクロマシン技術に立脚する厚みのある産業構造を作り上げ

ることである。もう一つは、ナノ領域へと微細化を進め、分子原子レベルから作り上げたナノ材料と融合することで、更に高機能のシステムを目指すことである。

これから実用化が進展すると期待されるのは、センサ、無線通信、光、流体、超小型電源などの分野である。センサは、情報システムやロボットが外界情報を取得するためには必要不可欠であり、赤外線撮像センサ、触覚センサ、においセンサなどが広く使われるだろう。携帯電話や無線情報ネットワークの一層の発展には、マイクロマシン技術で作ったRF (Radio Frequency) スイッチ、集積化振動子、可変インピーダンス素子が貢献できる。微細流路や電極をマイクロ加工したチップ上で化学反応や化学分析を行う流体応用も盛んであり、バイオ技術や医療から環境の監視や薬品合成に至るまで広範な適用が期待できる。

個別の製品開発にとどまらず、マイクロマシン関連産業を重層的に発展させるためには、製造装置、ファンドリー(製造引き受け)サービス、設計・解析ソフトウェアなどのインフラ構造を充実させることも重要である。この点については、経済産業省を中心とする国家的な支援もあり、今後更に進展すると予想できる。また、インフラ構造が早期に立ち上がり有効に働くためには、サービスの提供側とユーザー側をつなぐネットワークが不可欠であり、その構築が急務となっている。

最後に、ナノフロンティアを目指す研究は、長期的な展望に立った推進が必要である。ボトムアップ技術とトップダウン技術を統合したナノマニファクチャリング技術の開発、ナノ領域における計測と評価の技術の確立、量子効果などの新機能に基づく根本的な革新システムの実証など、多くの課題に挑戦していくことが求められている。



マイクロ・ナノテクノロジー適用例と その評価・解析技術

武田宗久*

番 政広**


Micro & Nano Technology Application and Related and Analyses and Evaluations

Munehisa Takeda, Masahiro Tsugai

要 旨

近年ますますデバイスの小型・高性能・高機能化が強く求められ、微小電気機械システム技術(Micro Electro Mechanical Systems: MEMS)を積極的に取り入れたマイクロデバイスの開発と実用化が進められている。一方で、カーボンナノチューブやナノ粒子を利用したデバイスの開発も活発化し、新規技術の萌芽(ほうが)を感じさせるナノ電気機械システム技術(Nano Electro Mechanical Systems: NEMS)やそれらを融合したNEMS on MEMSと呼ばれる新規なテクニカルタームも出現している。三菱電機においても、この関連分野において、基礎から応用、評価・解析技術に至る幅広い分野での研究開発を実施している。そこで、この特集号では、この分野の第一人者であ

られる東京大学の藤田教授に“マイクロマシンの産業化とナノフロンティアへの進展”と題して、この分野における技術の本質と今後の課題と方向性に関して巻頭言を頂戴(ちょうだい)した。続くこの巻頭論文においては、“マイクロ・ナノテクノロジー適用例とその評価・解析技術”と題して、実用化とナノ化という潮流に沿って進めている当社技術や製品の概説を行い、各特集論文においては、個々の研究開発の取り組みや現状について具体的な例を示しながら紹介する。なお、マイクロ・ナノデバイスの開発や製品化に当たっては、マイクロ・ナノ領域の評価・解析技術の進歩も必要不可欠であり、特集論文においては、これらの幾つかの開発例とそのエッセンスも紹介することとした。



MEMS技術を適用した実用化例と新規MEMS及びナノ加工技術とデバイスの開発例

この特集で紹介する当社技術及び各種デバイスの位置付けを表している。マイクロ・ナノテクノロジーは、大きくは、マイクロ領域での実用化とナノ化の方向に進んでいる。これらを支える基礎技術として、加工技術の高度化と評価・解析技術の高度化を進めている。

1. まえがき

過去10～15年の間にマイクロマシンやMEMSを適用したセンサやデバイスの実用化が着実に進展している。一例として、車載エアバッグシステム用加速度センサやタイヤ圧モニタ用圧力センサ及び民生用途としてインクジェットプリンターへッド、さらには数十ミクロン角のミラーアレーを持つミラーデバイス(Digital Mirror Device:DMD)が適用された投射型ディスプレイ等、MEMSデバイスは各システムにおけるキーパーツとして搭載され、我々の身近な存在として日々の生活で利用されている。

一方で、カーボンナノチューブやナノ粒子を利用したデバイス等の開発も活発化し、ナノテクノロジーへの注目度も高まり、新規技術の萌芽を感じさせるNEMSやそれらを融合したNEMS on MEMSと呼ばれる新規なテクニカルチームも出現している。確かに、デバイスをマイクロ化し、ナノ材料を利用することによって、更なる小型高機能化、性能向上、低価格化、省エネルギー効果及び新規アプリケーション市場の開拓等が進み、今後人類が多くのメリットを享受できる大きな可能性を秘めているものと考えられる。

最近では、このMEMSやNEMSの応用範囲は非常に広く多岐にわたるものと考えられている。注目すべき特徴としては、半導体LSIでは入出力信号が唯一電気的(電子の制御)であったものが、MEMS、NEMSでは、多入力、異種入出力情報(例えば光、化学、物理、エネルギー、流体、生体など)も対象となり得ることや、デバイス構造的には、微小な半導体チップ上に集積化された可動構造やその構造自体が三次元的であることなどの特徴も付加できることである。このため、その技術的ポテンシャルは極めて高く、今後の高度情報化社会における様々なシステム(情報、RF(Radio Frequency)や光通信、自動車、航空宇宙、医療バ

イオ、環境、安全、防衛)の高付加価値化が可能であり、かつ、ユーザーフレンドリーなテクノロジーであるとも考えられる。

一方で、MEMS技術を適用したマイクロデバイスの開発から実用化への難しさも最近話題にされつつある。一つの原因としては、半導体LSIと比較して分業化が進展していないMEMS開発では、設計者がその機能、構造、製造プロセス、パッケージング及びテストまでを含めて開発当初から精通する必要があるにもかかわらず現実的には困難な開発環境がある。また、初期研究開発段階では、実フィールドでのテスト経験が乏しいために基本機能は満足しても実用的な性能レベルに至らず、基本構造や材料上及び製造プロセス上の更なる工夫が必要であったり、センサの場合は検出回路上の工夫や技術開発が必要であるケースも多い点などが挙げられ、開発時間を要する例も少なくない。

これらの課題解決のためには、実用化に耐え得るプロトタイプを早期に見出し、継続的な研究開発と異分野の専門家との交流による学際的な課題克服アプローチも不可欠であると考えられている。

当社においても、この分野において、基礎から応用、評価・解析技術に至る幅広い分野での研究開発を実施しております、上記課題解決の一つの方法として各種センサの開発例で紹介されるように、自社の保有製造プロセスに合わせて、構造・材料を選択し研究開発から製品化までの流れをスムーズにする工夫を行ったり、自社のシステムのキーデバイスとしての開発を行ったり、さらには、市場予測が比較的的確とされ持続的な開発が行える車載センサをターゲットに継り込むなどの工夫を行っている。

表1と図1～図3は、当社のマイクロ・ナノテクノロジー適用製品の開発経緯及びその代表的製品の素子写真詳細を示すものである。当社でのこの分野の研究開発の歴史は

表1. 三菱電機におけるマイクロ・ナノテクノロジーを適用したマイクロセンサの開発経緯

年代	'80	'85	'90	'95	'00
センサの種類	+	+	+	+	+
圧力センサ	ピエゾ抵抗型				
加速度センサ	ピエゾ抵抗型				
回転センサ	— 磁性薄膜技術開発 —→ GMR				
エアフローセンサ	カルマン、ヒートレジスタ 方式開発・製品化 → 薄膜 抵抗				
赤外線センサ	— 冷却型 開発・製品化 → 非冷却型				
マイクロセンサ：					




図1. 非冷却型赤外線センサ検出画素



図2. GMR回転センサ集積化検出素子




図3. 容量型加速度センサ検出素子

古く、1970年代後半にバルクマイクロマシニング技術を適用したピエゾ抵抗型の半導体圧力センサ製品化を契機にマイクロ・ナノテクノロジーを適用したセンサとして、圧力センサを始めとして、加速度センサ、巨大磁気抵抗効果(Giant Magneto-Resistive: GMR)薄膜を利用した回転センサ、エアフローセンサ及び非冷却型赤外線センサなどの製品化を行っている⁽¹⁾。

さて、この特集号では、まず、この分野の第一人者である東京大学の藤田教授に“マイクロマシンの産業化とナノフロンティアへの進展”と題して、この分野における技術の本質と今後の課題と方向性に関して巻頭言を頂戴した。続くこの巻頭論文においては、“マイクロ・ナノテクノロジー適用例とその評価・解析技術”と題して、実用化とナノ化という潮流に沿って進めている当社技術や製品の概説を行う。各特集論文においては、当社におけるこの分野の研究開発の取り組み及び現状について具体的な例を示しながら紹介する。

マイクロ・ナノデバイスの開発や製品化に当たっては、マイクロ・ナノ領域の評価・解析技術の進歩も必要不可欠であり、特集論文においては、これらの幾つかのエッセンスも紹介することとした。

2. 社内研究開発状況

2.1 マイクロデバイスと新規MEMSプロセス技術

当社では、表1に示したように、幾つかのマイクロセンサの開発を継続的に行ってきている。その代表的な例につき以下に概要を述べる。

赤外線イメージセンサは、大気中の透過性が可視光よりも良い赤外線を二次元に配列した画素アレー(センシングアレー)で検出し映像化するデバイスであり、従来から昼夜を問わず監視用途などに利用されてきた。当社では、この赤外線センサの低コスト化と高性能化のため、MEMS技術を適用し、読み出し回路を含むすべてをシリコンLSIの製造プロセスでモノリシックに作製可能なSOI(Silicon on Insulator)ダイオード方式の赤外線イメージセンサを製品化した。このセンサは、赤外線吸収膜で吸収した赤外線

をSOIの活性層に形成されたダイオードの温度変化としてとらえる方式であり、低コスト化と高性能化のポイントは、シリコン製造ラインに適した温度センサの選択とダイオード形成領域の熱絶縁性確保、及び単結晶シリコンに形成されるダイオードの温度変化検出感度(温度分解能: 0.12K)が高いことである。MEMS技術は、フラットな赤外線吸収膜形成やダイオード形成領域の熱絶縁のために、有機犠牲層ドライエッチング技術とシリコンの異方性ドライエッチング技術が上手に適用されている。

一方、自動車用のセンサは高耐久性と高信頼性が要求される。一例として、A/F(吸入空気と燃料の比)コントロール制御に利用され、空気の質量流量が計測可能な傍熱式マイクロエアフローセンサに関して取り上げた。このセンサでは、薄膜形成技術と裏面からのシリコン異方性エッチングによりPtヒーター、Pt温度センサ類を熱絶縁薄膜で挟み込んだメンブレン構造を実現しており、検出素子の小型化による熱容量の低減に伴って高速レスポンスや低消費電力化が可能となった。実用上では、PtヒーターやPt温度センサの耐久性及びダイヤフラムのダストに対する破壊耐量などを新規薄膜材料としてSOG(Spin on Glass)を適用することでクリアしている。

MEMS技術による加速度センサも歴史は古く、圧力センサに次いで1980年代には実用化されており、車載向けのエアバッグ制御システム、車両安定性やサスペンション制御以外にも、最近では、民生用途としてプロジェクタの傾き補正、カーナビゲーションシステムの高度差検出、パソコンやモバイル機器、各種アミューズメント機器へと適用範囲を徐々に広げつつある。この特集号では、MEMS開発において最近では頻繁に利用されている単結晶シリコンの異方性深彫りエッチング技術(Deep Reactive Ion Etching: DRIE)と容量検出回路上の工夫を適用して、小型化と業界最高レベルの高性能化を両立させた高精度MEMS加速度センサに関して、その製造プロセスや基本特性を紹介する。

以上の3件はマイクロセンシングアレーの集積化やマイクロセンサにかかる話題であったが、センサのみならず、

デバイスとして、最近富に話題となっているRF-MEMSにかかわる当社開発状況に関しても取り上げた。無線通信機器の薄型小型化、多機能化と低コスト化の要求にこたえるため、マイクロ波・ミリ波用のRF受動デバイスとして、伝送線路やフィルタ、カップラ、移相器及びスイッチなどを一括して同一基板上に同一プロセスで製造可能なDAM(Dielectric Air Metal)キャビティ構造を採用したデバイス作製例を紹介する。一具体例としては、コプレーナ型伝送線路やKu帯(12~18GHz)向け送受信の分配・合成に用いられるハイブリッド回路の例、RF信号のオンオフを半導体デバイスと比較して信号損失の少ない機械的スイッチング動作で実現するMEMSスイッチについて概説した。

新規MEMSプロセス技術に関しては、エレクトロケミカルエッティング(Electro Chemical Etching : ECE)と新規なMEMS材料として注目を集めている炭化珪(けい)素(SiC)の高速エッティング技術の2件を紹介した。ECEは、シリコンのふつ酸溶液によるウェットエッティング手法ではあるが、アスペクト比(トレンチの深さと幅の比)の高いシリコン構造体やウェーハの貫通エッティングを高価な装置を必要とせず低成本で実現できるとともに、この手法を上手に利用することで、100nm以下の間隙(かんげき)を持つ微細な柱状構造も実現することも可能であり、DNA分離デバイスへの適用検討例等を紹介する。一方、SiCは、シリコンに比較して電気・機械・化学的特性に優れ、パワー・デバイスや高周波デバイスのみならず次世代MEMSの適用分野として考えられている、高温・腐食環境及び宇宙環境におけるセンシング基板材料として期待されている。一方で、その安定した特性ゆえに難エッティング材料であるため、当社では、この材料の実用的な加工方法を検討している。このため、電子サイクロトロン共鳴(Electron Cyclotron Resonance : ECR)を利用したプラズマエッティング装置の開発を行い、世界最高速のエッティング速度(エッティングレート 6 μm/min)を達成している。

2.2 ナノテクノロジーとナノデバイス

半導体デバイスの高集積化と高機能化のために発展してきたナノリソグラフィの技術は、今後、MEMSやNEMS等への応用が期待されている。この特集号では、100nm以下の超微細パターンの形成が可能なナノリソグラフィ技術として、当社の持つ電子線ビームリソグラフィ技術、半導体向けの次世代リソグラフィ技術として期待されているX線リソグラフィ技術、さらに最近低コストリソグラフィ技術として注目を集めているナノインプリントリソグラフィ技術(Nano Inprint Lithography : NIL)について紹介する。NILについては、ハーフピッチ50nmパターンを持つダイヤモンドモールドを加工して作製し、60nmハーフピッチレベルの樹脂への転写パターンの実現が可能になり、今後の応用展開が期待されている。

一方、ナノ加工技術を適用したデバイス開発例と研究開発状況としては、それぞれ光通信用可変分散スロープ補償器と次世代光通信用新ナノガラス材料の開発が挙げられる。

将来実現が期待される伝送速度160Gbpsの超高速光通信システムでは、光ファイバ伝送路の分散だけでなく、分散スロープも同時に補償する必要がある。このため、当社では、光ファイバのコアに40mmにわたり約530nmピッチで屈折率変調を形成したチャーピングファイバブランググレーティング(Chirped Fiber Bragg Grating : CFBG)を適用した可変分散スロープ補償器を開発した。この補償器のCFBGは、位相マスクを介して紫外線レーザ光を光ファイバに照射することで作製するが、照射による熱膨張を抑えるグレーティングの高精度作製手法も新たに開発している。

さらに、光デバイスの高機能化や三次元集積化及び高速応答の可能な光変調器や光スイッチ等を目指し、伝送損失の低い光導波路が作製可能なナノ結晶分散構造のガラス材料の開発も行っている。ナノ構造ガラスは、内部に高い非線形光学効果や電気光学効果を持ち、かつ、光散乱を生じないナノサイズの結晶が分散する構造である。このナノ構造ガラスにフェムト秒レーザ照射プロセスを適用してガラス内部の任意の位置に光機能性を発現させることで、高機能で安価な三次元光集積回路の実現が期待されている。この特集号では、フェムト秒レーザの二次元的照射による光導波路の作製例を紹介する。

ナノ材料としての代表格であるカーボンナノチューブ(Carbon Nano Tube : CNT)を利用したデバイスの例としては、冷陰極表示装置(Field Emission Display : FED)の研究開発状況に関して紹介を行った。

これまで、シリコンや金属を材料としたFEDの開発が行われてきたが、寿命、価格の問題や大画面への適用性などの点で製品化に至っていない。これに対してCNTは、材料が安価でプロセスコストも低くでき、結晶性を上げることにより熱的・機械的にも強くなり超寿命化できる可能性がある。この特集号では、FED原理検証パネル作製状況に関して詳細を述べる。CNTを印刷法により形成しレーザ照射処理によりCNT先端をCNTカソード表面から突出させて電子源を作製する当社独自の手法を用いることで、パネル全面発光とエミッション安定性を確認している。

2.3 マイクロ・ナノ評価・解析技術

マイクロ・ナノテクノロジーの適用に当たっては、微細加工プロセスの評価や、微小領域の構造、強度、欠陥等の評価・解析技術が極めて重要となる。評価・解析技術により製造工程を支配する現象を明確にした上で条件・構造の最適化を実施していくことが、高性能で高信頼性なデバイスを得るために不可欠である。このように評価・解析技術はデバイス開発において設計・製造技術と車の両輪に位置付けられるものであり、また、測定対象の微細化に伴な

い技術的難易度が増すものであることから、活発な研究開発が進められている。マイクロ・ナノ領域の評価・解析技術の進歩には大きな期待が寄せられているが、世に示されているロードマップ⁽²⁾等からおおよその進歩を予測することが可能である。この特集では、当社で実施中のSR(Synchrotron Radiation)光を利用したナノメートルレベル超薄膜の解析や、透過電子顕微鏡(Transmission Electron Microscope: TEM)によるナノメートルサイズの欠陥解析技術等について示した。

超薄膜の解析はマイクロ・ナノテクノロジーの応用に対して不可欠なものであり、この中でも、密度、表面・界面ラフネスについては十分な技術が確立されていなかった。この課題に対して、SR光という超強力な光源を用いたX線反射率測定を利用する方法について示した。SR光を利用することにより6けた以上のダイナミックレンジでの反射率測定を実現し、Si酸化膜についてナノメートルレベルの密度、界面ラフネスの測定を可能にした。今回は超LSIに用いられるゲート絶縁膜の解析例について示したが、解析シミュレーションに必要な基板密度等のパラメータを求めることさえできれば他へも展開可能な技術であり、微細加工における加工変質層の解析等への利用が期待される。

一方、微小欠陥解析に対するTEMの応用は広く実施されているが、ここではレーザダイオード(LD)の活性層解析を例に、広い領域を観察するための平面TEM技術について示した。断面観察では解析位置が特定されてしまう問題を解決し、広く平面的に欠陥の解析を行うために開発した技術である。この平面TEMと断面TEMを組み合わせることにより、欠陥の起源等の特定が容易になり、欠陥低減対策の迅速化が可能になる。平面TEM技術は試料の作製技術がポイントであり、汎用性を高めることにより、測定対象を広げていく予定である。

耐湿性試験はデバイスの信頼性評価において不可欠であるが、耐湿性試験における拡散現象をSIMS(Secondary Ion Mass Spectrometry)により解析した例を示した。耐湿性試験では、通常、酸化種の拡散による界面の酸化が問題になるが、ここでは、界面の酸化だけでなく、下地材料元素の拡散も同時に生じていることを明らかにした。SIMSは表面分析技術の中では最高の感度を持つ手法であり、この利点を最大限に活用することにより、新たな知見を得ることができた。

さて、前述したように、MEMSの大きな特徴の1つと

して、変形しないことを前提として使用されていた材料が変形を受ける構造材料として使用されることが挙げられる。そのため、MEMSに用いられる構造材料に対しては、マクロな世界の構造材料として多用される鋼材等と同様の強度評価が必要である。そこで、MEMS構造材料の代表的例としてPoly-Siの強度ばらつき要因について調べ、曲げ破断強度と表面ラフネスの間に相関があることを見いだした結果を示した。Poly-Siは大きな寸法効果を持つため設計過程において寸法に対する配慮が必要であるが、量産過程での性能ばらつき抑制のため表面ラフネスを制御するプロセスが必要であることを示した。微小Poly-Siの強度解析技術により得られたこれらの知見は、今後のデバイス開発において非常に有用なものであり、今後、適用対象の拡大等により更に有効性を高めていく予定である。

3. む す び

マイクロシステム技術は、今やナノテクノロジーと協調、相互補完しながら超微細化の方向で発展していくものと考えられる。この発展により、デバイスの超小型、低消費電力、低コスト化及びインテリジェント化などが促進され、今後のユビキタスネットワーク社会での応用もますます広がるものと考えられる。ただし、一方で、マイクロセンサを例にとると、微細化ゆえにセンサ信号のS/N(Signal Noise)比等を犠牲にするケースも想定される。単純なセンサのダウンサイ징以外に何らかのブレークスルーとして新規センシング手法や新規ナノ材料の適用等が不可欠となり、また、同一センサや種類の異なる複数センサ同士の相互補完・連携などの意味で、信号処理のインテリジェント化もますます重要になると考えられる。マイクロ・ナノ評価・解析例に關しても、ここに得られた知見が設計・製造技術とよく統合して、高性能なセンサやデバイス開発が実現される。現状の評価・解析技術では解決できていない課題も多々あることから、評価・解析技術の更なる高度化を進め、高機能な先端デバイス開発を推進していく必要がある。

参考文献

- (1) 番 政広, 静電気学会誌, 27, No.6, 279~284 (2003)
- (2) 電子情報技術産業協会編, ナノ構造観測分析技術調査研究報告書Ⅱ, 141~186 (2002)

SOIダイオード型非冷却赤外線センサに用いる ドライマイクロマシニングプロセス

中木義幸*
秦 久敏**

Dry Micromachining Process for Uncooled IR FPA with SOI Diode Detectors


Yoshiyuki Nakaki, Hisatoshi Hata

要旨

赤外線イメージセンサは、物体が放射する熱エネルギーである赤外線を二次元に配列された画素アレーで検知して映像化している。そのため、このセンサを内蔵した赤外線カメラでは照明がなくても撮影が可能であり、昼夜を問わず監視用途等で利用されている。従来の量子型センサでは冷凍機による素子の冷却が必要であったが、これに代わる非冷却型赤外線センサの出現により、カメラの小型化・低コスト化が可能となり、多種多様な赤外線イメージング応用分野への展開が期待されている。

筆者らは、これまでSOI(Silicon On Insulator)ダイオードを検知部に用いた新しい非冷却赤外線センサを開発してきた。このセンサは読み出し回路を含むほとんどすべてが

シリコンラインで作製されるため、低コストで高い生産性を持っている。非冷却赤外線センサでは赤外線を画素の温度変化として検出するため、画素を基板から熱的に分離させた断熱構造とすることが必要である。今回、SOIダイオードセンサの均一な断熱構造を実現するための表面／バルク複合型の新規なマイクロマシニング技術を開発した。これにより、作製したセンサアレーは各画素の高い均一性と良好な断熱特性を備え、また、衝撃試験や温度サイクル試験に対しても問題なく高い信頼性を持っていることを確認した。画素ピッチ40μm、画素数320×240のセンサアレーにおいて、温度分解能0.12Kを実現している。



SOIダイオード型非冷却赤外線カメラとセンサアレー

非冷却赤外線カメラに内蔵されている赤外線センサは、検知部を基板から熱的に分離した構造とする必要がある。この構造を実現する新規のマイクロマシニング技術を開発し、高生産性を得た。また、検出部にはSOIダイオードを使用しているためシリコンラインで作製可能であり、低コスト化にも有利である。画素ピッチ40μm、画素数 320×240のセンサアレーで温度分解能0.12Kの性能を実現している。

1. まえがき

赤外線イメージセンサは、物体が放射する熱エネルギーである赤外線を二次元に配列された画素アレーで検知して映像化している。そのため、このセンサを内蔵した赤外線カメラでは照明がなくても撮影が可能であり、昼夜を問わず監視用途等で利用されている。また、赤外線は大気中の透過性が可視光よりも良いため遠方の監視や煙や“モヤ”を通しての撮影が可能であり、救難用途にも用いることができる。従来の量子型センサでは冷凍機による素子の冷却が必要であったが、これに代わる非冷却型赤外線センサの出現によりカメラの小型化・低コスト化が可能となり、多種多様な赤外線イメージング応用分野への展開が期待されている。

非冷却赤外線センサは赤外線を画素の温度変化として検出するため、検出器には断熱構造が必要となる。この構造はマイクロマシニングにより実現されており、その重要な技術としてドライプロセスによる高断熱構造体形成技術が挙げられる。

筆者らは、センサの低コスト化と高性能化という観点からセンサの読み出し回路を含むほとんどすべてをシリコンラインで作製可能なSOIダイオードを用いた非冷却赤外線センサを開発してきた⁽¹⁾⁽²⁾。

本稿では、SOIダイオードセンサの画素構造体形成に用いるため新たに開発したドライプロセスからなる表面／パルク複合型マイクロマシニング技術と、このプロセスにより得られたセンサの性能に関して述べる。

2. センサ構造

図1にSOIダイオードを用いた非冷却赤外線センサの断面構造を示す。画素はSi基板上に形成された2段の構造からなる。第1段構造は温度検知部となる単結晶PN接合型のSOIダイオード、高断熱性を得るために支持脚、読み出し線とダイオードからの信号を読み出し線に接続する金属





図1. 非冷却赤外線センサの断面構造

薄膜からなり、第2段構造は赤外線吸収体とその内部に形成した吸収膜、及び薄膜支柱により各構造の間に光学的空洞が形成されている。赤外線吸収体で吸収された赤外線は、薄膜支柱を介してダイオードの温度を変化させる。検知部はSi基板中に形成された空洞により基板から分離されており、それを支える支持脚は高い断熱特性を得るために、できるだけ薄く細くなるように設計されている。また、吸収膜、光学的空洞、及び反射膜として機能する金属薄膜の構成は、光学共振構造となり、高い赤外線の吸収率を実現している。さらに、赤外線吸収体は、検知部上方に張り出すことにより、高い開口率を実現するとともに、薄膜化により熱容量の低減を図り高い熱応答性を確保している。


均一で高い感度を得るために、SOIダイオード下部の空洞と光学的空洞はセンサアレー全体で均一に作製する必要があり、赤外線吸収体や支持脚にダメージを与えることなく作製するマイクロマシニング技術が重要となる。

3. 作製方法

図2に、新規に開発したマイクロマシニング技術によるセンサアレーのプロセスフローを示す。第1段構造はシリコンプロセスを用いて作製される。深さ10μmのトレンチストップが画素を取り囲むように形成されており、最終的に基板内の空洞を形成するときのエッティングストップとし



(a) 第1段構造作製



(b) 第2段構造作製

図2. 赤外線センサのプロセスフロー

ての役割を持っている。トレンチストップは、最表面が酸化シリコンからなり、シリコンエッチングに耐性を持っている(図の(a))。

第2段構造を作製するため第1段構造上に有機犠牲層を形成する。ここで用いる有機材料は凹凸のある第1段構造上にスピンドルコート法で形成することにより平坦(へいたん)化が可能であり、後に形成する赤外線吸収体が平坦に作製できる。また、赤外線吸収体を形成するとき、有機犠牲層に十分な耐熱性がないと薄膜形成時に犠牲層又は薄膜に発泡や膜破損が生じるため、あらかじめ犠牲層はペークすることで硬化させておく。ここで、有機材料は、硬化させたときに体積減少による収縮が少ないものを用いた。有機犠牲層形成後、吸収膜となる金属薄膜を酸化シリコンで挟み込んだ赤外線吸収体を形成する。この厚さは0.5μm以下とし低熱容量化を図っている。基板に空洞を作製するためのエッチングホールと画素分離ホールを開口した後、基板のドライエッチングにおける赤外線吸収体の保護のための保護レジストを形成する(図の(b))。

次に、断熱構造を作製するために、ダイオード下部のSi基板と有機犠牲層を除去し空洞化する。このプロセスで薬液を用いたウェットプロセスを用いることができるが、最終的に乾燥させるときに表面張力によって分離した構造が基板に張り付くステッキング現象が生じ、その回避が困難である。この問題を克服するため、ドライプロセスを開発した。犠牲層を除去する前にSi基板を画素のほぼ中心付近からエッチングして空洞を作製する。このことにより、エッチングマージンが向上し、さらに、トレンチストップを浅くしても隣接画素と空洞がつながることなく作製可能となる。


図3にドライマイクロマシニングフローを示す。Si基板のエッチングはフッ化キセノンガスを用いたドライエッチング法⁽³⁾を用いる。この手法は等方的なエッチングであり、画素内の微小なエッチングホールから画素エリア全体にわたって空洞を作製できる(図の(a))。フッ化キセノンエッチングは酸化シリコンを全くエッチングしないため、SOIダイオード下部の埋め込み酸化膜で十分にダイオードの保護が可能となっている。一方、酸化シリコンに対する高い選択性があるため、フッ化キセノンエッチング前にはフッ酸により基板表面の酸化膜を除去する必要がある。保護レジストはこの酸化膜除去に対して赤外線吸収体を保護する機能を持っている。このように、画素構造体にダメージを与えることなく空洞の作製が可能となっている。最終的に有機犠牲層と保護レジストは酸素プラズマによる等方的なアッシングで除去され光学的空洞が形成される(図の(b))⁽⁴⁾。アッシングも構造体にダメージを与えることがなく、薄膜の赤外線吸収体が作製可能である。

図4に、犠牲層除去後にSi基板をエッチングした場合の


画素断面を示す。Si基板は画素中心部以外のトレンチストップ近傍の場所からもエッチングされることになり隣接画素間で空洞が接続され、画素構造が基板から脱落してしまうことになる。これを回避するためにはより深いトレンチ構造を設ける必要があり、画素の作製が困難となる。ここで提案した新規プロセスでは犠牲層除去前に画素の中央付近からSi基板に空洞を形成しており、この問題は回避されている。

4. 作製結果と性能

図5に、作製された画素のSEM(Scanning Electron



(a) フッ化キセノンガスを用いたシリコンドライエッチング



(b) アッシングによる有機犠牲層ドライエッチング

図3. ドライマイクロマシニングフロー




図4. 犠牲層除去後のシリコンエッチング




図5. 非冷却赤外線センサの画素SEM写真

Microscope)写真を示す。深さ10μmのトレンチストップによって隣接画素と分離された空洞が形成されていることが確認できる。このセンサアレーは独自に開発したフッ化キセノンエッチング装置により作製された。エッチング条件を最適化することで、150mmウェーハに作製された赤外線センサアレーにおける全画素でのエッチング均一性は±10%未満、再現性も±4%未満であるという性能が得られており、良好な制御が実現できている。赤外線吸収体も前述のプロセスにより均一に作製できており、86%の高い開口率を実現している。

作製した赤外線イメージセンサは、画素ピッチ40μm角、画素数320×240で60Hzのフレームレートで動作する。オンチップの読み出し回路としてゲイン10倍のアンプと9kHzの帯域制限回路も内蔵されている。表1にセンサの性能を示す。新規に開発されたドライプロセスにより低熱コンダクタンスと低熱容量の画素構造で高開口率が実現し、温度感度930μV/Kを達成している。また、低熱容量化により熱時定数17msと実用上十分な値が実現されている。さらに、雑音等価温度差はf/1の光学系を使い0.12Kが得られている。

信頼性試験として振動試験(10G)、衝撃試験(500G半正弦波)ヒートサイクル試験(-40~85°C)を実施し、試験後画素の破壊、撮像性能の低下は見られず高い信頼性を持つことも確認した。図6はこのイメージセンサを使って得られた赤外線撮像例である。

5. む す び

新規に開発した表面／バルク複合型マイクロマシニング

表1. 性能一覧

画素数	320×240
画素サイズ	40 μm × 40 μm
温度検出器	SOI series diodes
開口率	0.86
熱コンダクタンス	1.1×10^{-7} W/K
熱容量	1.9×10^{-9} J/K
熱時定数	17 ms
温度感度(f/1)	930 μV/K
雑音等価温度差(f/1)	0.12 K



図6. 赤外線撮像例

技術を用い、320×240画素のSOIダイオード型非冷却赤外線イメージセンサを作製した。このプロセスはほとんどの工程をシリコンラインで作製可能であり、量産性が良く低価格化に有利である。現在、商品名IR-SC1として商品展開中である。

参考文献

- (1) Ishikawa, T., et al. : Low-cost 320×240 Uncooled IR FPA using Conventional Silicon IC Process, SPIE, 3698, 556 (1999)
- (2) Ishikawa, T., et al. : Performance of 320×240 Uncooled IR FPA with SOI Diode Detectors, SPIE, 4130, 152 (2000)
- (3) Chu, P. B., et al. : Controlled Pulse-Etching with Xenon Difluoride, Transducers 97, 665 (1997)
- (4) Storment, C. W., et al. : Flexible, Dry-Released Process for Aluminum Electrostatic Actuators, J. of Micro Electro Mechanical Systems, 3, No.3, 90 (1994)

マイクロエアフローセンサのセンシング素子

山下 彰* 深見達也*
坂井裕一** 谷本考司***

Sensing Element for an Air Flow Sensor

Akira Yamashita, Yuuichi Sakai, Kouzi Tanimoto, Tatsuya Fukami


要旨

近年、デバイスの小型化・高性能化が強く求められ、これを実現するため、マイクロマシニング技術を用いたセンサやアクチュエータの開発が進められてきた。エアフローセンサにおいても、低消費電力かつ応答性の良いセンサが求められ、マイクロマシニング技術で作製したセンシング素子を搭載したマイクロエアフローセンサが開発された。

マイクロマシニング技術で作成されたセンシング素子は、薄膜構造を持つため、低消費電力かつ応答性が速いという特長があるが、車載するためには、高い信頼性と耐久性が必要になる。開発初期には、高温通電耐久試験前後において流量特性のドリフトが発生した。また、ダストに対する

破壊耐性が不十分という課題があった。

これらの現象は、薄膜中の抵抗パターン部において保護膜のステップカバレッジが悪い部分で発生していた。そこで、ステップカバレッジを改善するため、SOG(Spin On Glass)を導入した。抵抗パターン部の段差をSOG導入前のおよそ半分に低減し、保護膜のステップカバレッジを改善することに成功した。SOG導入後は、ダストに対する破壊耐性が向上し、高温通電耐久試験前後における流量特性のドリフトも抑制された。現在、マイクロエアフローセンサは、三菱電機姫路製作所において量産中である。



エアフローセンサの外観

センシング素子の抵抗パターン部	
SOG導入前	SOG導入後
ポーラスな領域がある	ポーラスな領域はない
高温通電耐久試験後の白金に変質層がある	高温通電耐久試験後の白金に変質層はない

マイクロエアフローセンサに適用したSOGの効果

左の写真は量産されているエアフローセンサの外観である。このセンサは、薄膜構造を持つセンシング素子を搭載しているので、消費電力が小さく応答性も速い。このセンサの信頼性と耐久性を向上させるためにSOGを導入した。写真中央部はSOG導入前、写真右側はSOG導入後のセンシング素子の写真である。SOG導入前に認められたポーラスな領域や白金の変質層は、SOG導入後には認められない。

1. まえがき

近年、小型化や応答性が速いとか低消費電力といった多くの特長を持ったマイクロマシニング技術を用いたフローセンサが報告されている^{(1)~(4)}。センサを車載する場合には、これらの特長に加えて、高い信頼性と耐久性が求められる。車載用エアフローセンサの使用環境条件は過酷であり、センシング素子表面はエアフィルタを通過したダストにさらされる。そのため、ダイヤフラムの破損や、センサの特性が劣化する危険がある。我々は、感熱抵抗体と保護膜の間にSOGを導入し、センサの信頼性と耐久性を大幅に改善することに成功した⁽⁵⁾⁽⁶⁾。

本稿では、SOG導入により信頼性と耐久性が向上したエアフローセンサのセンシング素子について述べる。

2. 素子構造と製造プロセス

図1は、エアフローセンサのセンシング素子の平面図と断面図の模式図である。センシング素子の製造方法を以下に説明する。使用する基板は、熱酸化膜付きの(100)P型Si基板である。まず、支持膜としてSiNxが、Si基板上にスパッタリングにより成膜される。次に感熱抵抗膜として白金をスパッタリングにより成膜し、その上に第一保護膜としてSiNxをスパッタリングにより成膜する。抵抗安定化のアニールを行った後、白金膜をパターニングする。この後、SOGをスピンドルコートで成膜し焼成を行い、第二保護膜としてSiNxをスパッタリングにより成膜し保護膜安定化のアニールを行う。電極用のパッドをエッチングにより開口し、感熱抵抗体パターン下部のSiをウェットによる異方性エッチングにより除去し、最後にダイヤフラム下部のSiO₂をウェットエッチングでセンシング素子の裏面側から除去して完成である。

開発初期のころは、SOGを成膜せずに白金膜上に保護




図1. センシング素子の平面図と断面図

膜を成膜するのみであった。図2は、SOG導入前とSOG導入後の白金のパターンエッジ部断面を傾けて観察したSEM(Scanning Electron Microscope)写真をそれぞれ示している。SOG導入前の写真からは、白金のパターンエッジ部からSiNx保護膜表面に及ぶポーラスな領域が認められた。一方、SOG導入後の写真にはこのような領域は全く認められない。

SOG導入後の白金パターンエッジ部の拡大SEM写真を図3に示す。写真から分かるように、SOGは凹部に厚く凸部に薄く成膜されるので、白金パターンエッジ部の段差がSOGにより大幅に低減される。また、SOG上に成膜されたSiNxは非常に良いステップカバレッジを示し、ポーラスな領域は全く認められない。

3. 信頼性・耐久性試験

3.1 ダスト破壊試験

ガラスビーズを用いたダスト破壊試験を実施した。試験結果を図4に示す。図の横軸はダイヤフラムの厚みを、縦軸はダイヤフラムが破壊した時の流速をSOG導入前のダイヤフラムが破壊した時の流速で規格化した値を示している。ダスト破壊試験装置は、エアクリーナーを取り除いた




図2. SOG導入前と導入後のSEM写真




図3. 白金パターンエッジ部の拡大SEM写真




図4. ダイヤフラム厚みと破壊流速比の関係

管路に取り付けたエアフローセンサとセンサの上流側に接続されたダスト投入機で構成されている。ダスト投入機からは、1分間にガラスピーブル 1 gが投入される。破壊流速の求め方は、定常流中にガラスピーブルを投入し、10分間センサが破壊しなければ流速を増加し、更に10分間ガラスピーブルを投入してもセンサが破壊しなければ更に流速を増加するという操作を繰り返し、ダイヤフラムが破壊するまで流速を増加するという方法で求める⁽⁶⁾。試験の結果、SOG導入後は、SOG導入前に比べ、ダイヤフラム厚が同じでも破壊流速が44%増加した。SOG導入後ダイヤフラム厚を増加すると、ダイヤフラム厚の増加につれて破壊流速も増加した。

3.2 高温通電耐久試験

恒温槽の中で通電を行って、センシング素子を250°Cで1,000h保持する耐久試験を実施した。高温通電耐久試験終了後のセンシング素子の白金抵抗膜を観察した光学顕微鏡写真を図5に示す。SOG導入前の素子では、図の白金抵抗パターン上の矢印で示す部分に変質層が認められるが、SOG導入後の素子にはこのような変質層は認められない。

変質層をSIMS(Secondary Ion Mass Spectroscopy)により分析した結果、変質層は、変質層のない所に比べ酸素や炭素やふっ素元素の濃度が高くなっていることが分かった。

高温通電耐久試験前のエアフローセンサの流量特性を基準とし、高温通電耐久試験後における流量特性の変化率(ドリフト)と流量の関係を図6に示す。SOG導入前は、耐久試験時間が長くなるにつれ流量ドリフトが大きくなつた。一方、SOG導入後は、高温通電耐久試験時間が1,000hまでの高温通電耐久試験前後における流量ドリフトは非常に小さい。

図7にSOG導入前の高温通電耐久試験1,000h後の変質層の数とエアフローセンサ出力の耐久試験前後における流量ドリフトの関係を示す。図から分かるように、変質層の数が多いとセンサの流量ドリフトが大きくなることが分かる。

4. 考 察

SOG導入前の素子の支持膜の厚みはおよそ2 μmであ




図5. 高温通電耐久試験後の光学顕微鏡観察写真




図6. 高温通電耐久試験後のエアフローセンサの流量ドリフト

る。図4に示すダスト破壊試験においてSOG導入後の素子の破壊流速比から予測される破壊流速比1のダイヤフラム厚は、およそ2 μmである。SOG導入前の素子は、ポーラスな領域が白金部から保護膜まで到達していることから、ダイヤフラム部の膜強度は支持膜の厚みで決まっていた可能性がある。

SOG導入後の素子ではポーラスな領域がなくなるため、ダイヤフラムの膜強度は、その膜厚に比例して強くなる。高温通電耐久試験後にSOG導入前の素子に認められる白金膜上の変質層は、図5に示すように、白金パターンエッジ部に多く認められる。SOG導入前の素子には図2に示すように白金パターンエッジ部にポーラスな領域が存在するため、このポーラスな領域を通過した物質が、高温通電された白金と反応して白金を変質させたと思われる。保護膜表面から白金部へ到達するパスを遮断することができれば、高温通電耐久試験により発生する白金の変質層を抑制できる可能性がある。白金の変質層は、白金抵抗膜の抵抗値を増大させる。エアフローセンサのセンシング素子は吸




図7. 変質層の数と流量ドリフトの関係

入空気温度より一定の温度高い温度(抵抗値)になるように制御されるので、抵抗値が大きくなる方へシフトするとセンサは少ない電流量で所定の抵抗値に到達することになり、実際に流れている空気流量よりも少ない出力信号を出力することになる。このため、耐久試験後の出力がマイナス方向にドリフトすることになる。耐久試験前後と同じ抵抗値増加が起きたと仮定したシミュレーションの流量ドリフトは耐久試験後の流量ドリフトとよく一致しており、耐久試験後における抵抗値増加が流量ドリフトの主要因であることが確認された。

SOG導入後の素子には白金パターンエッジ部に認められたポーラスな領域はなくなり、高温通電耐久試験においても、白金膜上に変質層は認められない。SOG導入によりSOG導入前に認められた保護膜から白金部へのパスが遮断されるため、SOG導入後の素子には、高温通電耐久試験後においても白金膜上に変質層がほとんど発生しないと考えている。

5. むすび

SOG導入前の素子には白金パターンエッジ部上の保護膜にポーラスな領域が存在するため、ダイヤフラム強度が低下する。また、ポーラスな領域を通過した物質と白金が

高温通電耐久試験で反応を起こし、白金抵抗膜に変質層を形成する。これにより、エアフローセンサの流量ドリフトも発生した。

SOG導入後の素子では、白金パターンエッジ部のポーラスな領域は認められなくなり、ダイヤフラム強度が向上する。SOG導入後は、SOG導入前に比べ、同じ膜厚での膜強度が44%向上した。また、SOG導入後には、高温通電耐久試験1,000h後の流量ドリフトを非常に小さくすることに成功した。

SOGが、センシング素子の白金パターンエッジ部のポーラスな領域をなくし、保護膜表面から白金部へ到達するパスを遮断したので、エアフローセンサの信頼性と耐久性が大きく向上した。

参考文献

- (1) Hung, S-T., et al.: The Development and Application of Microthermal Sensors with a Mesh-Membrane Supporting Structure, Sensors and Actuators, **A84**, 70~75 (2000)
- (2) Reuter, W., et al.: An Improved Anti-Pulsation Mass Air flow Sensor, SAE Technical Paper 2001-01-0985, 11~15 (2001)
- (3) Neda, T., et al.: A Polysilicon Flow Sensor for Gas Flow Meters, Sensors and Actuators, **A54**, 626~631 (1996)
- (4) Qui, L., et al.: Micro Gas-flow Sensor with Integrated Heat Sink and Flow Guide, Sensors and Actuators **A54**, 547~551 (1996)
- (5) Sakai, Y., et al.: New Diaphragm Structure Based on SiN/SOG for Flow Sensor, SPIE Conference on Materials and Device Characterization in Micromachining, SPIE, **3512**, 207~214 (1998)
- (6) Yamashita, A., et al.: An Air Flow Sensor of High Durability and High Reliability for Automobile Application, SENSOR 2003, 11th International Conference, SENSOR 2003, 1, 15~20 (2003)

MEMS高精度加速度センサ

平田善明* 山崎史朗***
番政広* 宮崎重実***
大谷 浩**

High Precision MEMS Accelerometer

Yoshiaki Hirata, Masahiro Tsugai, Hiroshi Otani, Shirou Yamasaki, Shigemi Miyazaki

要旨


微小電気機械システム技術(Micro Electro Mechanical Systems: MEMS)を適用した様々なセンサやデバイスが開発されている⁽¹⁾。その中でも加速度センサは、自動車のエアバッグ制御システム、車両安定性制御やカーナビゲーションシステム等で既に実用化され、民生用途としても液晶プロジェクタ(画像補正機能)、ゲーム・アミューズメント機器やモバイル機器へとその適用範囲を広げつつある。

容量検出型の加速度センサは、加速度を受けて変位する可動電極(可動質量)と基板に固定された固定電極間の静電容量変化を電圧変化として出力するセンサであり、三菱電機では、1999年に単結晶シリコンの異方性ウェットエッチング技術を利用し、この容量検出型の加速度センサの製品化(製品型名: MAS1370P)を行った。今回更なる小型、高

性能化を目的に、新規MEMS技術として、異方性ドライエッティング技術を用いた加速度センサを開発し、製品化を行った(製品型名: MAS1390P、下部写真参照)。

新製品は、従来品と同じく加速度検出範囲 $\pm 19.6 \text{ m/s}^2$ ($\pm 2 \text{ G}$, G: 重力加速度) であるが、検出素子を面積比で 1/3 に小型化し、加速度検出精度を 2 倍に向上させている。さらに、オフセット電圧の温度依存性を 1/2 以下に抑え、業界最高レベルの高性能化を実現している。

センサチップと信号処理ASICを小型同一パッケージ内に収納しているためプリント基板へのオンボード実装が容易であり、傾斜角検出や振動検出など幅広い用途に適用可能である。



MEMS高精度加速度センサ

単結晶シリコンの異方性ドライエッティング技術による検出範囲 $\pm 2 \text{ G}$ の高精度加速度センサを開発した。センサ構造及びプロセスの最適化により、業界最高レベルの高精度、温度安定性を持っている。センサエレメントと信号処理ICを同一樹脂モールドパッケージ内に収納し((W) 10.3×(L) 10.3×(H) 2.5(mm)), 低価格化を実現している。

1. まえがき

MEMS加速度センサは、比較的高性能かつ小型ゆえに自動車向け以外にも適用分野が広く、MEMSデバイスの中でも圧力センサと並んで最も普及しているセンサの一つである。最近では、液晶プロジェクタの画像補正やカーナビゲーションの高低位置検出及びゲーム・アミューズメント機器等を含め民生機器への適用検討も進み、センサとして更なる小型・高性能・低価格化が求められている。

当社では、自動車向け圧力センサで培ってきた単結晶シリコンの異方性ウェットエッチング技術を応用し、容量型加速度センサ(MAS1370P)の早期製品化を行った。ただし、従来バルクマイクロマシニング手法として発展を遂げたこの異方性ウェットエッチング手法⁽²⁾ではセンサ構造形状が特定結晶方向に制限され、固有のサイドエッチングにより、更なる小型化・高性能化・高信頼性化やセンサの落下耐量向上(耐衝撃性確保)が難しい。一方、1990年代後半になって注目されるようになったDRIE(Deep Reactive Ion Etching)プロセスは、シリコンのトレンチエッチング時にポリマーによる側壁保護と底面シリコンの等方性ドライエッチングを交互に繰り返すことで結果的に高アスペクトな異方性トレンチエッチング(微視的には等方性エッチング)を実現する手法として、今日、MEMSデバイス開発に幅広く採用されている。この手法を加速度センサプロセスに適用することで、ウェット手法に比べて更に素子サイズの小型化、及び特性や落下耐量を向上させることができる。

3 加速度检测原理

容量式加速度センサの検出原理については参考文献(2),
(3)に詳しく述べる。

図1に示すセンサ構造簡易モデルにおいて、可動質量体は梁(はり)により支持され、アンカ一部において基板と接合されている。可動質量体には容量検出用に櫛(くし)歯可動電極が設けられており、微小ギャップ g を隔てて固定電極1, 2と対向し、検出静電容量C1, C2を形成している。加速度により質量体が変位するとC1, C2の一方の容量は増大し他方は減少する差動容量となっており、この差動容量変化は信号処理ASIC内のC-V変換回路(容量-電圧変換回路)により次式で表される電圧出力に変換される。

$$V_{\text{out}} = V_s \frac{C_1}{C_1 + C_2} = \frac{1}{2} V_s \left(1 \pm \frac{u}{g} \right) \quad \dots \dots \dots \quad (1)$$

V_s : 入力電源電圧 u : 可動電極変位

なお、C-V変換回路は、浮遊容量の影響を受けにくく、さらにOPアンプの入力オフセット電圧に起因したオフセ

ット温度ドリフトを事実上キャンセルできる回路方式として、チャージバランス方式のC-V変換器⁽³⁾を新たに考案している。

3. 製品構造

図2に開発した加速度センサの実装形態を示す。新規開発品では、従来品と比較してセンサエレメントを面積比で1/3に縮小している。信号処理ASICは、インピーダンス変換回路のほか、周波数特性調整用のローパスフィルタ、デジタルトリミング機能(オフセット調整回路、感度調整回路)を内蔵している。素子間の特性ばらつきが極めて小さいため、素子ごとの温度特性計測と調整は不要である。

4. 製造プロセス

4.1 單結晶シリコン深彫りドライエッチング(DRIE)

DRIEは、プラズマ源の名称からICP-RIE(Inductively Coupled Plasma-Reactive Ion Etching)とも呼ばれ、最近のMEMSデバイス研究開発において必要不可欠なプロセス技術として幅広く利用されている。

図3にDRIEのプロセス原理を示す⁽⁴⁾。図の左側において




図1. 容量式加速度センサ簡易モデル




図2. 加速度センサパッケージ構造と実装形態

てパッシベーションガス C_4F_8 を高密度ICPプラズマで分解し、CF系のプラズマ重合膜を基板全面に堆積(たいせき)させる。次に、図の右側に示すように、エッティングガス SF_6 プラズマにより単結晶シリコン底面をエッティングする。この際、基板にバイアス電圧を加え、イオンが基板に対して垂直に照射されるように制御する。イオン照射により基板底面のパッシベーション膜が物理的に剥離(はくり)され、Siは活性化した SF_6 プラズマにより化学的に等方エッティングされる。パッシベーションステップとエッティングステップを繰り返すことにより単結晶シリコンを深く高アスペクト比(エッティング深さ H とトレンチ幅 W の比: H/W)でエッティングできる。

図4にDRIEプロセスの例を示す。エッティング速度 $2\text{ }\mu\text{m}/\text{min}$ 以上、アスペクト比40以上、レジスト選択比80以上の異方性エッティングが可能である。

ただし図に示すような単結晶シリコン単体へのエッティングは比較的容易であるが、ガラスウェーハが接合された実際の製品への適用には、エッティングパラメータの最適化が必要となる。

4.2 センサエレメント製造プロセス

図5にセンサエレメント製造プロセスの概要を示す。最初にシリコンウェーハ表面側にDRIEで可動構造部上面の空隙(くうげき)を形成する(図の(a))。次に、シリコンウェーハ表面とガラスを陽極接合する。ガラスには外部電極取り出し用の貫通穴をあけている(図の(b))。その後、裏面側からシリコン構造体をDRIEにより貫通エッティング




図3. DRIEのプロセス原理




図4. DRIEプロセスの例

する(図の(c))。最後に、裏面ガラスを陽極接合し、表面側にアルミ電極配線を形成する(図の(d))。裏面側のガラスシリコン間空隙はガラスのエッティング加工により形成する。


5. 電気的特性

表1に、DRIE手法を適用した加速度センサ(MAS1390P)及び比較のためウェットエッティング手法による加速度センサ(MAS1370P)の定格及び電気的特性の抜粋を示す。また、図6には入力加速度とセンサ出力の関係を示す。ゼロ点出力は2.5V、センサ感度は1V/Gに調整されており、センサ出力は入力加速度ゼロで2.5V、+1G入力で3.5V、-1G入力で1.5Vと調整されている。

表1の製品比較に示すようにMAS1390Pでは主軸感度変動、オフセット温度変化、出力リニアリティがMAS1370Pと比較して1/2以下に改善されている。図7にMAS1390Pの温度特性実測例を示す。3素子についてオフセット、感度の温度変化を測定している。実製品の温度依存性は表1記載の定格値より極めて小さく、高精度の加速度センサを実現している。

6. むすび

検出加速度範囲 $\pm 19.6\text{m/s}^2$ ($\pm 2\text{ G}$)を持つ高精度MEMS加速度センサについて紹介した。このセンサは、センサエレメントと信号処理ASICが小型同一モールドパッケージ



(b) 表面ガラス陽極接合




図5. センサエレメント製造プロセスの概要

表1. 容量式加速度センサの定格及び電気的特性(抜粋)

項目	条件	定格値		単位
		MAS1390P (開発品)	MAS1370P (既存品)	
動作加速度	Ta = -30 ~ +85°C	-19.6 ~ +19.6 (-2 ~ +2)	m/s ² (G)	
動作電源電圧	Ta = -30 ~ +85°C	4.75 ~ 5.25	V	
動作温度	-	-30 ~ 85	°C	
主軸感度	Ta = -30 ~ +85°C	102.0 ± 5.1 (1,000 ± 50)	102.0 ± 10.2 (1,000 ± 100)	mV/(m/s ²) (mV/G)
オフセット電圧	Ta = 25°C Acc = 0m/s ²	2.5 ± 0.2	V	
オフセット電圧 温度変化量	Ta = -30 ~ +85°C Acc = 0m/s ²	-0.1 ~ +0.1	-0.2 ~ +0.2	V
出力リニアリティ	Ta = 25°C	-2 ~ +2	-5 ~ +5	%F.S.
他軸/主軸感度比	Ta = 25°C	-5 ~ +5	%	





図6. 入力加速度とセンサ出力の関係



に収納されており、プリント基板に直接オンボード実装が可能である。

センサ構造、検出回路及び新規ドライエッティング技術の最適化により、当社従来品と比較して、素子面積比1/3の小型化を実現し、加速度検出精度を2倍に向上し、さらに、オフセット電圧の温度依存性を1/2以下に抑えることが可能となった。また、従来品よりも落下耐量(耐衝撃性)も2倍以上向上しており、今後、民生用及び車載用機器に幅広い適用が期待される。

参考文献

- (1) 藤田博之：マイクロ・ナノマシン技術入門，11～23，

工業調査会（2003）

- (2) 番 政広, ほか: エアバッグ用容量式半導体加速度センサ, 三菱電機技報, 73, No.8, 606～609 (1999)
- (3) Tsugai, M., et al.: Charge Balanced C-V Converter for a Differential Capacitance Sensor, IEEJ Transactions on Sensors and Micromachines, 123-E, No.9, 363～367 (2003)
- (4) McAuley, S. A., et al.: Silicon Micromachining using a High-density Plasma Source, J. Phys. D: Appl. Phys., 34, 2769～2774 (2001)

DAMキャビティ構造を用いた Ku帯シリコン受動素子

吉田幸久* 末廣善幸***
西野 有** 高木 直**
李 相錫*

Silicon-based Ku-Band Passive Components having a DAM Cavity Structure


Yukihisa Yoshida, Tamotsu Nishino, Sang-seok Lee, Yoshiyuki Suehiro, Tadashi Takagi

要 旨

近年、MEMS(Micro Electro Mechanical Systems)技術を用いて、マイクロ波・ミリ波専用の高周波デバイスをシリコン(Si)基板上に実現しようとするRF(Radio Frequency)MEMSの研究開発が盛んになされている。RF MEMSは、小型・高性能・低コストな半導体センサで実証されているマイクロマシニング技術を高周波デバイスにも適用し、高価なガリウムひ素やセラミック基板の代わりに安価なSi基板上に積極的に高周波回路を作り込もうとする試みである。MEMS特有の高アスペクト構造やメンブレン構造を巧みに利用することによって、Si基板上でも誘電体損失を最小限に抑えることが可能である。また、MEMSスイッチのような可動素子では、メカニカルな切換えを行うため、広帯域で優れたOn/Off特性を持つ高周波スイッチの実現

が期待されている。

本稿では、三菱電機が独自に開発したDAM(Dielectric Air Metal)キャビティ形成技術について述べる。この技術は、“基板がメタルでシールドされるために誘電体損失が小さい”“基板の片面加工で作製できるため低コストである”“キャビティの深さを変えるだけで多様な受動回路に適用できる”といった特長を持ち、安価なSi基板上に多様な受動回路を持つ高周波モジュールに展開していくことができる。ここでは、Ku帯(12~18GHz)用途で開発した伝送線路、ハイブリッド回路、MEMSスイッチについて述べる。この結果から、RF MEMSとDAMキャビティ構造が次世代の高周波デバイスの有望な基盤技術であることを示す。



マイクロマシニング技術によって作製したKu帯シリコン受動回路

高周波信号の電力と位相を分配するハイブリッド回路をDAMキャビティ形成技術によりSi基板上に作製した。左図は上面写真、右図は左図A-A'での断面写真を示す。メタライズされたシリコンのキャビティ上にAu配線からなるRF回路パターンが誘電体メンブレン(塗化シリコン)によって中空支持されており、Si基板に起因する誘電体損失を低減できる構造になっている。

*先端技術総合研究所(工博) **情報技術総合研究所(工博) ***先端技術総合研究所

1. まえがき


無線通信機器の薄型軽量化・多機能化・大容量化・低コスト化などに伴い、RFデバイスの新たな形態が望まれている。RF MEMSはこの要望に対する一つの提案であり、MEMSセンサで培われたマイクロマシニング技術をRFデバイスにも適用し、安価なSi基板上に積極的に高周波回路を作り込もうとする試みである⁽¹⁾⁽²⁾。MEMSセンサとRFデバイスの構成上の大きな違いは、前者が一般に一つの物理量・化学量を検出する単一機能素子であるのに対し、後者は伝送線路やフィルタ、カップラ、移相器など多様な受動素子の集合体である点である。当社では、こうした観点から各受動素子の構造や作製プロセスの整合性が重要であると考え、新しくDAMキャビティ構造を考案した。

本稿では、この技術を伝送線路やハイブリッド回路、スイッチに適用した結果について述べる。なお、動作周波数帯は衛星通信用アンテナに用いるKu帯を採用している。


2. DAMキャビティ形成技術で作製した受動素子

2.1 グランデッド・コプレーナ線路

DAMキャビティ構造について、伝送線路の一つであるグランデッド・コプレーナ線路(GCPW)を例にとって説明する⁽³⁾。図1にその模式図と作製したサンプルの断面SEM(Scanning Electron Microscope)写真を示す。Si基板のキャビティ表面にグランドメタル層を形成し、その直上に、



(a) 構成図



(b) 試作線路の断面SEM写真(S: 信号線, G: グランド線)

図1. グランデッド・コプレーナ線路

誘電体メンブレンによって中空支持されたRF配線層を形成する。RF配線層はグランド線／信号線／グランド線(G/S/G)のコプレーナ線路を構成し、信号線の両脇を走るグランド線はコンタクトビアを介してグランドメタル層に接続される。

GCPWの作製プロセスについて図2を用いて以下に述べる。(a) Si基板にアルカリエッティングによって所定の深さのキャビティを形成する。(b) 1 μm厚のAuをスパッタ成膜し、グランドメタル層を形成する。(c) 犠牲層となるフォトレジストを塗布する。(d) キャビティを含む形にパターニングする。(e) 上記フォトレジストがグランドメタル層と同一平面になるようCMP(Chemical Mechanical Polishing)により平坦(へいたん)化する。(f) 1 μm厚の窒化シリコン膜(SiNx)をスパッタ成膜し、RF配線層のグランドとグランドメタル層を同電位にするためにコンタクトビアを形成する。(g) Crを密着層として1 μm厚のAuをスパッタ成膜し、コプレーナ線路パターンと犠牲層除去用のエッティングホールを形成する。(h) アセトン又はレジスト剥離(はくり)液を用いてキャビティ内部の犠牲層レジストを除去し中空配線が完了する。

このプロセスで特に重要な工程は(e)のCMP平坦化であり、ディッシングを極力低減する必要がある。ディッシングは、硬さの異なる二種類以上の材料(ここではAuとレジスト)を研磨によって同一平面上に露出させる場合、柔らかい材料(レジスト)の面が凹状に窪(くぼ)む現象である。ディッシングが生じると、キャビティの深さが変わり、線路の特性インピーダンスが設計値からずれてしまい、反射損の原因となる。平坦化の前に工程(d)のパターニングを導入し、かつCMPの部材を厳正に選ぶことで、ディッシング量(窪み量)を0.1 μm以下に抑制することが可能となつた。




図2. DAMキャビティ構造GCPWの作製プロセスフロー

Au膜厚 $1\mu\text{m}$, 信号線幅 $100\mu\text{m}$, キャビティ深さ $30\mu\text{m}$ で試作した特性インピーダンス 50Ω のGCPWの通過損失は, 12GHzで 0.1dB/mm , 40GHzまで 0.27dB/mm 以下であった。12GHzでの表皮深さが約 $0.6\mu\text{m}$ であることを考慮すると, 電解めっきなどを用いて更にAu膜厚を $3\sim 4\mu\text{m}$ へ増厚することによって, より低損失な線路の実現が期待できる。

2.2 ハイブリッド回路

ハイブリッド回路は, 送受信波の分配・合成に用いる受動回路である。図3に, 集中定数モデルを用いてKu帯用に設計した等価回路と, それをMEMSデバイスに置き換えた構成図を示す。また, 要旨の図に試作した素子のSEM写真を示す。この素子では, 2つの入力ポート1, 4と, 2つの出力ポート2, 3がシャントキャパシタと直列インダクタで接続されている。

以下に, ハイブリッドの機能を説明する。ポート1に入る(電力, 位相) = (P, θ) のRF信号は, ポート2で $(P/2, \theta)$, ポート3で $(P/2, \theta+90^\circ)$ となるように分配される。このとき, ポート4には信号が出力されない。このようなハイブリッドを $3\text{ dB Branch-line Coupler}$ とも呼ぶ。この素子の中心周波数(電力が均等に分配され, かつ挿入損失が最小になる周波数)は12GHzであり, キャビティ深さ $30\mu\text{m}$, 線路幅 $30\mu\text{m}$ としてインダクタンスやキャパシタンスの値を設計した⁽⁴⁾。シャントキャパシタの上部電極, インダク




図3. Ku帯ハイブリッド回路

タ, 及びG/S/Gパッドは $1\mu\text{m}$ 厚のAuからなり, $1\mu\text{m}$ 厚SiNxメンブレンの上に形成される。キャビティ表面にはグランドメタルが形成され, その一部はキャビティの四隅を乗り越えてキャパシタの下部電極となり, また, コンタクトビアを介してG/S/Gパッドのグランド部に接続される。ここで, SiNxメンブレンは中空インダクタの支持膜であるとともに, キャパシタの誘電体層を担う。メンブレンの中央にある孔(あな)は, 犠牲層エッチングホールである。この素子の断面構造は前述したGCPWと全く同じであり, 図2と同じ工程で作製することができる⁽⁵⁾。

試作したハイブリッド回路の分配特性を図4に示す。Sパラメータの $|S_{21}|$ と $|S_{31}|$ は通過損失を表し, $|S_{11}|$ は反射損失, $|S_{41}|$ はアイソレーションを表す。また, 実線が実測値, 点線が計算値であり, 両者の良好な一致が見られる。中心周波数12GHzにおいて, $|S_{21}| = -5.03\text{dB}$, $|S_{31}| = -5.18\text{dB}$, $|S_{11}| = -21.6\text{dB}$, $|S_{41}| = -16.1\text{dB}$ であった(図中, $|S_{41}|$ の曲線は煩雑になるので省略した)。したがって, 挿入損は, 上記 $|S_{21}|$ と $|S_{31}|$ の値から 3 dB を差し引いて, それぞれ 2.03dB , 2.18dB となる。ポート2とポート3での位相差は 88.9° となり, 設計値の 90° に近い値が得られた。既に報告されている代表的なハイブリッドとして, Iuらの8.5GHz MEMS素子⁽⁶⁾, また, Abeleらの1.35GHz MMIC(Monolithic Microwave IC)素子⁽⁷⁾などがある。周波数が異なるので単純な比較はできないが, それらと比べても良好な特性が得られた。

2.3 MEMSスイッチ

DAMキャビティ構造をMEMSスイッチに適用した結果について述べる。図5に示すように, RF信号のOn/Off状態を機械的なメタル接触によるスルー・シャント状態によって切り換える。図6に試作したスイッチのSEM写真を示す。

以下にこのスイッチの構成を説明する。Si基板に深さ




図4. 試作したKu帯ハイブリッド回路の分配特性




図5. スルーワン・シャント型MEMSスイッチの断面模式図

2 μmのキャビティを形成しその上に1 μm厚のSiN_xを成膜し、さらに、その上にグランド線と吸引電極をAuで形成する。キャビティ直上には、2 μmの空気層を介してスイッチ可動部となるメンブレンが位置する。スイッチ可動部は、残留応力によるメンブレンの撓(たわ)みを回避するためSiN(0.4μm厚)/Au(0.6μm厚)/SiN(0.4μm厚)の3層対称構造にしている。可動メンブレン上のAuはG/S/Gのコプレーナ線路を形成し、信号線の中央部にスイッチのシャント用コンタクト部を設けている。吸引電極に電圧を印加することで、この電極と可動メンブレン内のグランド線との間に静電力を発生させスイッチの動作を行う。

以上のように、このスイッチは信号線の両側と下方にグランドが存在するGCPW構造である。キャビティ深さが2 μmの場合、信号線幅を10 μm、グランド線と信号線との間隔を5 μmとして、GCPWのインピーダンスを50 Ωにしている。キャビティ表面のグランド線の幅は50 μmである。このスイッチの特長は、基板がメタルで覆われたGCPW構造となっているためスイッチ特性が基板誘電率の影響を受けにくく、したがって、低抵抗Si基板を使うことができる点である⁽⁸⁾。図6に示すGCPW長が300 μmと500 μmのスイッチを試作し、Sパラメータ測定を行った。その結果、500 μm長のスイッチにおいて、12GHzでの通過損失は電極パッド分の損失を取り除いて0.43dB、アイソレーションは21 dBであり、スイッチング動作とともにKu帯での低損失・高アイソレーション特性を確認することができた。

3. むすび

Si基板の表面加工を用いて、メタライズされたキャビティ上に中空のRF受動回路を形成するDAMキャビティ形成技術を開発した。グランデッド・コプレーナ線路、Ku帯の集中定数型ハイブリッド回路、MEMSスイッチを試作し、計算値とよく合致する周波数特性と低損失特性が得られた。この技術は、①基板がメタルでシールドされている




図6. 試作したMEMSスイッチのSEM写真

ため誘電体損失が小さい、②基板の片面加工で作製できる、③キャビティの深さを変えるだけで多様なRF受動回路に対応できるといった特長を持ち、一枚の基板上に複数の受動回路を持つ高密度実装RFモジュールに展開していくことが期待できる。

参考文献

- (1) Katehi, L. P. B., et al.: 3-D Integration of RF Circuits using Si Micromachining, IEEE Microwave, 30~39 (2001-3)
- (2) Rabeiz, G. M.: RF-MEMS, Wiley-Interscience 2003, ISBN 0-471-20169-3 (2003)
- (3) Yoshida, Y., et al.: A Novel Grounded Coplanar Waveguide with Cavity Structure, Proc. IEEE MEMS, 140~143, Kyoto, Japan (2003)
- (4) Nishino, T., et al.: A 12GHz Lumped-element Hybrid fabricated on a Micromachined Dielectric-Air-Metal(DAM)Cavity, Proc. MTT-S International Microwave Symposium, 487~490, Philadelphia, USA (2003)
- (5) Lee, S.-S., et al.: A MEMS-based Hybrid Circuit Having Metallized Cavity for Ku-Band Wireless Communication, Proc. IEEE Transducers, 1792~1795, Boston, USA (2003)
- (6) Lu, L-H., et al.: Design and Implementation of Micromachined Lumped Quadrature(90°)Hybrids, Proc. MTT-S International Microwave Symposium, Phoenix, USA, 1285~1288 (2001)
- (7) Abele, P., et al.: Si MMIC Quadrature Hybrid Coupler for 1.35GHz, Proc. Topical Meeting on Silicon Monolithic Integrated Circuits in RF system, 83~86, Germany (2000)
- (8) Miyaguchi, K., et al.: A Grounded Coplanar Waveguide MEMS Switch, Proc. 33rd European Microwave Conference, 1, 667~670, Munich, Germany (2003)

160Gbps光通信用可変分散スロープ補償器

Tunable Dispersion Slope Compensator for 160Gbps Optical Communication Systems

Sadayuki Matsumoto, Masakazu Takabayashi, Kiichi Yoshiara, Takashi Sugihara, Tetsuya Miyazaki, Fumito Kubota


要旨

将来実現が期待される伝送速度160Gbpsの超高速光通信システムでは、光ファイバ伝送路の分散だけでなく分散スロープも同時に補償する必要がある。これまで報告されている160Gbpsの光伝送実験では、数種類の光ファイバを複雑に組み合わせて、分散と分散スロープの両方を正確にゼロにした伝送路が用いられてきた。しかしこの方法は、伝送路の設計・構築が複雑なため実用化が困難であり、また、既存の光ファイバ網を利用して超高速光通信を実現することができなかった。

我々は光ファイバのコアに40mmにわたり約530nmピッチで屈折率変調を形成したチャーピングファイバブレッギング(Chirped Fiber Bragg Grating: CFBG)を作製し、これと多分割薄膜ヒーターを用いて160Gbps光通信用

可変分散スロープ補償器を開発した。

グレーティングピッチを設計どおりに精度良く作製することで、群遅延リップルが小さく伝送速度160Gbpsであっても伝送特性を劣化させないCFBGを実現した。また、多分割薄膜ヒーターでCFBGの温度分布を二次関数的に制御することで、分散スロープを $\pm 20\text{ps/nm}^2$ の範囲で可変制御することに成功した。さらに、開発した可変分散スロープ補償器の特性を160Gbps伝送シミュレーションにより評価した。その結果、この可変分散スロープ補償器を用いた光通信システムでは、シングルモード光ファイバ400kmに相当する分散スロープ補償が可能で、伝送路の残留分散スロープに対する耐力が大幅に向ふることを確認し、可変分散スロープ補償の有効性を実証することができた。



160Gbps光通信システムにおける可変分散スロープ補償器の使用例

160Gbpsで変調された光信号は2.56nmという広いスペクトル幅(10Gbpsの16倍)を持つため、光ファイバの分散スロープが伝送特性に影響する。10~40Gbpsの超高速光通信システムと同様に光ファイバの分散補償だけを行ったのでは、分散スロープにより光信号の両側波帶が残留分散の影響を受け受信光波形が著しく劣化し信号伝送が不可能になる。可変分散スロープ補償器は、伝送路の分散スロープと逆の分散スロープを伝送路に与えることで、光信号の両側波帶の残留分散を補償する。分散スロープ補償を行うことにより良好な受信光波形で信号伝送を行うことができる。

1. まえがき

世界的なブロードバンドネットワークの進展により、光通信システムでは、伝送容量の更なる増大が求められ、伝送速度の高速化が行われている。光ファイバを伝搬する光は、光ファイバの分散特性により波長によって異なる速度で伝搬するため、受信器に到達する時間差により光信号波形がひずむ。この到達時間差を補償するのが分散補償技術で、伝送速度10Gbps以上の光通信システムでは必要不可欠な技術である。特に将来実現が期待される伝送速度160Gbpsの超高速光通信システムでは、波長に対して一次関数的に速度が変化する分散だけでなく、二次関数的に変化する分散スロープの補償も同時にを行うことが必要となる。これまでに報告されている伝送速度160Gbpsの光伝送実験では、特殊な複数の光ファイバを複雑に組み合わせて、分散と分散スロープの両方を正確にゼロにした伝送路が用いられてきた。しかし、160Gbps伝送では伝送路の許容分散誤差は数ps/nmと非常に小さく、組み合わされる光ファイバの長さを正確に調整する必要があるため、伝送路の設計・構築が複雑となり実用化が困難であり、これまでに構築してきた膨大な光ファイバ網をそのまま使用して超高速光通信を実現することはできなかった。

我々は、光ファイバのコアに40mmにわたり約530nmピッチで屈折率変調を形成したCFBGと多分割薄膜ヒーターを用いた160Gbps用可変分散スロープ補償器を開発した^{(1)~(3)}。多分割薄膜ヒーターによってCFBGに印加する温度分布を二次関数型に制御することで分散スロープを制御し、シングルモード光ファイバ400kmに相当する分散スロープ±20ps/nm²の可変制御に成功した。これにより伝送路の設計・構築が大幅に容易になり、さらに、既存の光ファイバ網を使用した160Gbps光通信システムの実現が可能となる。

本稿では、開発した160Gbps用可変分散スロープ補償器について述べる。

2. 可変分散スロープ補償器の動作原理

図1に可変分散スロープ補償器の動作原理を示す。CFBGはグレーティングピッチAが約530nmで、グレーティングの位置に対して0.375nm/cmの割合で変化する線形CFBGである。CFBGで反射する光の波長は、グレーティングピッチAと光ファイバの実効屈折率N_{eff}の積の2倍として表される。CFBGの温度分布が伝搬方向に対して一定の場合、実効屈折率N_{eff}も一定であり、CFBGに入力した光が反射され出力されるまでの時間、すなわち群遅延時間は波長に対して一次関数的に変化する。したがって、群遅延時間の波長微分として表される分散は波長に対して一定となり、分散スロープはゼロとなる。実効屈折率N_{eff}は熱光学効果により温度に比例して変化する。図のように上に凸の二次関数型温度分布(以下“凸型”という。)を印加すると、CFBGの中央付近の屈折率が増加し、CFBGの中央Aで反射していた波長λの光は、入出力端に近いピッチの狭い場所Bで反射するようになる。その結果、CFBGの群遅延時間は図のように変化し、正の分散スロープが得られる。同様に、下に凸の二次関数型温度分布(以下“凹型”という。)を印加すると、負の分散スロープが得られる。

3. CFBG

可変分散スロープ補償器では、CFBGのグレーティングピッチと温度分布によって反射する位置を制御するため、グレーティングピッチを高精度に作製する必要がある。グレーティングピッチの乱れは位相エラーと呼ばれ、数nm程度の乱れであっても、群遅延時間特性に大きなリップルを生じ伝送特性を劣化させるため、超高速光通信では使用できない。CFBGは位相マスクを介して紫外レーザ光を光ファイバに照射することで作製されるが、レーザ光照射による光ファイバの熱膨張によってグレーティングピッチに乱れが生じる。我々は、レーザ光照射による熱膨張を抑えるグレーティングの作製方法を開発し、極めて群遅延リップルが小さいCFBGの作製に成功した⁽⁴⁾。

図2に作製したCFBGの写真を示す。図のようにCFBGは光ファイバのコアに規則正しく屈折率変調が形成されたもので、位相マスクによって回折した±1次の紫外レーザ光の干渉縞(じま)に応じて、コアの屈折率が増加することで形成される。図3は試作したCFBGの特性とシミュレーションによって求めたCFBGの特性を示したものである。試作したCFBGの特性はシミュレーションとよく一致しており、設計どおりのCFBGが作製されていることが確認できる。群遅延リップルは±1ps以下、分散リップルは±5ps/nm




図1. 可変分散スロープ補償器の動作原理




図2. CFBGの写真

以下であった。

4. 可変分散スロープ補償器の構造

図4に160Gbps用可変分散スロープ補償器の構造を示す。可変分散スロープ補償器は、我々の40Gbps用可変分散補償器をベースに開発した⁵⁾。石英基板上に図に示すような長さ1,245μm、幅60μmの薄膜ヒーターを5μm間隔で32個形成することで、長さ40mmの多分割薄膜ヒーターを形成し、多分割薄膜ヒーター上にグレーティング長40mmのCFBGを配置した。各薄膜ヒーターは、ヒーター制御回路により個別に電力が供給され、任意の温度分布をCFBGに印加することができる。また、石英基板の裏面にはヒートスプレッダーとペルチェ素子を配置し、温度分布や周囲温度が変化しても、中心波長を一定に保つ構造とした。分散スロープ0.1ps/nm²ごとの温度分布に相当する電力があらかじめヒーター制御回路内のROM(Read Only Memory)に記憶されている。また、CFBGはチャーブ率から決まる初期分散を持っているため、この初期分散を補償する分散補償モジュール(DCFモジュール)をサーキュレータでシリアルに接続し、可変分散スロープ補償器全体の初期分散をゼロとした。図5に開発した可変分散スロープ補償器の外観を示す。

図6は、分散スロープを変化させるためにCFBGに印加する温度分布のモデル図を示したものである。CFBGに二




図3. 試作したCFBGの特性とシミュレーション結果




図4. 160Gbps用可変分散スロープ補償器の構造

次閑数型の温度分布のみを印加した場合、分散スロープと一緒に分散も数ps/nm程度変化する。160Gbpsでは分散変動の許容値が数ps/nm以下であるため、常に分散を一定に保つ必要がある。このため、図のような二次閑数型温度分布に分散の変化を打ち消す一次閑数型温度分布を足し合わせた温度分布をCFBGに印加して、分散スロープを制御した。

5. 開発した可変分散スロープ補償器の特性

図7及び図8に、開発した可変分散スロープ補償器の振幅特性、群遅延特性、分散特性を示す。これらの特性はDCFモジュールとサーキュレータを含んだ特性である。




図5. 160Gbps用可変分散スロープ補償器の外観




図6. 分散スロープ制御のための温度分布




図7. 可変分散スロープ補償器の振幅・群遅延特性




図 8. 可変分散スロープ補償器の分散特性

これらは図 6 に示すような二次関数型温度分布に一次関数型温度分布を足し合わせた温度分布を CFBG に印加して分散スロープを制御した場合の特性である。図中に示した温度は二次関数型温度分布の大きさを示しており、図 8 の分散特性にそのときの分散スロープの値も記した。図から二次関数型温度分布を印加することにより分散スロープが $-20\text{ps}/\text{nm}^2 \sim +20\text{ps}/\text{nm}^2$ まで可変制御されていることが分かる。中心波長は 1,546.6 nm 一定であり、中心波長での分散は 0 ps/nm で、分散リップルはおよそ $\pm 5\text{ps}/\text{nm}$ である。

次に、開発した可変分散スロープ補償器の特性を 160 Gbps 光伝送シミュレーションによって評価した⁽²⁾。伝送シミュレーションでは送受信器間に分散スロープのみが存在するような伝送路を仮定し、この分散スロープを開発した可変分散スロープ補償器で補償するとした。シミュレーションに用いた光信号は、PRBS (Pseudo Random Binary Sequence) = $2^9 - 1$ で変調された 160 Gbps RZ (Return to Zero) 光信号である。作製した可変分散スロープ補償器の振幅特性と群遅延特性をシミュレータに入力し、光電界波形のスペクトルと複素演算を行うことで、アイ開口ペナルティを算出した。

図 9 は 160 Gbps RZ 伝送シミュレーション結果を示したもので、開発した可変分散スロープ補償器による 160 Gbps-RZ 伝送の特性改善を示している。図から分かるように、アイ開口ペナルティ 3 dB 以下の範囲は、可変分散スロープ補償器を用いない場合、残留分散スロープ $\pm 5\text{ps}/\text{nm}^2$ 以下であるが、作製した可変分散スロープ補償器を用いることによって残留分散スロープ $\pm 20\text{ps}/\text{nm}^2$ 以上と大幅に拡大することができた。これは、シングルモード光ファイバ 400 km 以下であれば分散スロープ補償が可能で、常に良好な伝送特性が得られることを意味する。この可変分散スロープ補償器を用いることによって、光ファイバ伝送路の分散スロープを気にすることなく設計・構築が行え、また、




図 9. 分散スロープ補償器による伝送特性改善

既存の光ファイバ網を利用した 160 Gbps 超高速光通信の実現も可能となる。

6. む す び

光ファイバのコアに約 530 nm ピッチで屈折率変調を形成した CFBG と多分割薄膜ヒーターを用いた 160 Gbps 用可変分散スロープ補償器を開発した。開発した可変分散スロープ補償器は、分散と中心波長を一定に保ったまま分散スロープを $-20\text{ps}/\text{nm}^2 \sim +20\text{ps}/\text{nm}^2$ の範囲で可変制御することができた。また、開発した可変分散スロープ補償器の振幅特性と群遅延特性の測定結果を用いた 160 Gbps RZ 伝送シミュレーションを行いデバイス特性を評価した。その結果、この可変分散スロープ補償器を用いた可変分散スロープ補償では、伝送路の残留分散スロープに対する耐力が大幅に向上することを確認し、可変分散スロープ補償器を用いた可変分散スロープ補償の有効性を実証することができた。

参 考 文 献

- (1) Matsumoto, S., et al.: Tunable Dispersion Slope Compensator with a Chirped Fiber Grating for 160-Gb/s RZ Transmissions, OFC2003, TuD4 (2003)
- (2) 松本貞行, ほか: チャープファイバーゲーティング型 160Gb/s 光通信用可変分散スロープ補償器, 信学技報, OPE2003-120 (2003)
- (3) 松本貞行, ほか: 160Gb/s 光通信用可変分散スロープ補償器, OPTRONICS, No.10, 131~135 (2003)
- (4) 松本貞行, ほか: ゲーティングの作製方法, 公開特許公報, 特開2002-196158 (2002)
- (5) Matsumoto, S., et al.: Tunable Dispersion Equalizer with a Divided Thin-Film Heater for 40-Gb/s RZ Transmissions, IEEE Photon. Technol. Lett., 13, No.8, 827~829 (2002)

○ 次世代光通信デバイス用 新ナノガラス材料


星崎潤一郎*
吉新喜市*
並木亮介*

Developments of Advanced Nanostructure Glass for Next Generation Optical Communication Devices
Junichiro Hoshizaki, Kiichi Yoshiara, Ryosuke Namiki

要 旨

近年の通信需要の増大に伴い、光デバイスの高機能化や三次元光集積化の要求が強まっている。この要求に対し、我々は、低損失で高速応答が可能な光変調器や光スイッチ、波長変換素子の実現を目指し、非線形光学効果が高く、伝搬損失の低い光導波路が作製可能なナノ結晶分散構造の新ガラス材料を開発している。従来、LiNbO₃結晶が電気光学又は非線形光学デバイスの材料として用いられてきた。本来、KNbO₃結晶のようにLiNbO₃結晶よりも高い非線形光学効果や電気光学効果を持つ材料も幾つか存在するが、高品質の単結晶育成が難しく、大口径結晶の作製が困難であるためデバイス用としては実用化されていない。提案するナノ構造ガラスは、内部に高い非線形光学効果や電気光学効果を持ち、かつ光散乱を生じないナノサイズの結晶が分散する構造であり、ガラス特有の優れた光透過性と、非線形光学結晶の持つ光制御機能を併せ持つ新ガラス材料と

して期待できる。また、このナノ構造ガラスにフェムト秒レーザ照射プロセスを適用すれば、ガラス内部の任意の位置に光機能性を発現させることができることになり、高機能で安価な三次元光集積回路の実現が期待できる。今回、LiNbO₃結晶よりも高い非線形光学効果及び電気光学効果を持つKNbO₃結晶、BaTiO₃結晶の元素を含むTeO系ガラスやGeO系ガラスの内部にフェムト秒レーザを集光照射することにより、ナノサイズの非線形光学結晶が分散するナノ構造ガラスの作製を試みた。その結果、TeO系ガラス内部に非線形光学効果を持つ直径10nm程度のKNbO₃系結晶粒子の分散析出に成功し、フェムト秒レーザ照射によるガラス内部の光誘起ナノ結晶生成を実証した。さらに、フェムト秒レーザの集光点を二次元的に走査することによって、非線形光学効果を持った光導波路の作製に成功した。



ガラス内部へのフェムト秒レーザ照射による非線形光学結晶の析出

(a)ガラス内部へのフェムト秒レーザ集光照射イメージ。(b)K-Nb-TeO系ガラス内部のナノサイズの非線形光学結晶。粒子径は数10nmレベル。(c)Ba-Ti-GeO系ガラス内部に形成した非線形光学効果を持つ光導波路。右写真は光導波路にYAGレーザ($\lambda = 1,064\text{nm}$)を照射して第2高調波($\lambda = 532\text{nm}$)が発生した様子。

1. まえがき

近年の研究成果によって、フェムト秒レーザをガラス内部に集光照射して局所領域に光誘起屈折率変化を生じさせる技術が見出された⁽¹⁾⁽²⁾。フェムト秒レーザによる屈折率変化のメカニズムは、レーザ光強度に依存した極めて多様な物理現象がフェムト秒レーザ光とガラスの相互作用に関与するものと考えられる。集光点をガラス内部で三次元的に走査することで誘起屈折率変化領域の立体的な形成が可能であることから、この技術は三次元光回路への応用など光通信分野における展開が期待できる。本来、光機能性を持たないガラス材料に非線形光学効果や電気光学効果などの光機能性を誘起させることができれば、三次元光回路に光制御機能を付与した光集積回路の実現が可能になる。今回、我々は、熱処理により非線形光学効果の高い透明結晶層が形成できる15K₂O-15Nb₂O₅-70TeO₂ガラス(以下“KNTガラス”という。)⁽³⁾⁽⁴⁾⁽⁵⁾及び30BaO-15TiO₂-55GeO₂ガラス(以下“BTGガラス”という。)⁽⁶⁾⁽⁷⁾を用い、内部にフェムト秒レーザを集光照射することによって、ガラス内部の任意の位置にナノサイズの非線形光学結晶を分散析出させることを試みた。さらに、レーザ光を連続走査することにより非線形光学効果を持つ光導波路の作製を試みた。

2. 非線形光学結晶析出によるガラスの光機能性発現

2.1 フェムト秒レーザによるナノ結晶析出

KNTガラスやBTGガラスは、熱処理を行うことでLiNbO₃に匹敵する大きな非線形光学効果を持つ透明な結晶層をガラス表面に析出させることができる⁽³⁾⁽⁴⁾⁽⁶⁾⁽⁷⁾。これらのガラスはLiNbO₃結晶よりも高い非線形光学効果を持つKNbO₃結晶やBaTiO₃結晶の構成元素を主元素として含んでおり、熱処理によってKNbO₃結晶やBaTiO₃結晶に類似した非線形光学効果の高い結晶を析出することができる。

図1はKNTガラス表面に形成した非線形光学効果を持つ透明結晶層のTEM(Transmission Electron Microscope)写真である。この結晶層中には直径約100nmのナノ結晶が分散析出しており、これらのナノ結晶がある程度の規則的な異方性を持った結晶配向構造をなすことで非線形光学効果を発現すると考えられる。しかしながら熱処理による表面析出では任意の位置に結晶を析出させることが困難であり、また、屈折率や膜厚の分布制御を行うためには加熱温度や熱処理時間を厳密に管理しなければならない等の課題がある。そこで我々は、フェムト秒レーザ照射によるガラス内部の光誘起屈折率変化の現象に着目し、フェムト秒レーザをガラス内部に集光照射することによって任意の位置にナノサイズの非線形光学結晶を析出させる検討を行った。

図2にフェムト秒レーザの照射イメージを示す。レーザは波長800nm、繰り返し周波数250kHz、パルス幅170fs、平均出力550mWとし、100倍の対物レンズを用いてガラス表面から深さ70μmの位置に集光照射して変化領域を形成した。照射位置の制御は、XYZステージをコンピュータ制御することによって行った。

なお、この実験に用いたガラス基板は、前出のモル比率になるようにそれぞれ秤量(K₂CO₃:Nb₂O₅:TeO₂=12.031g:23.138g:64.832g, BaO:TiO₂:GeO₂=45.993g:9.308g:44.698g)した混合粉末を電気炉内で950°C/30min及び1,250°C/30minで加熱溶融し、あらかじめ300°Cに加熱した鉄板上にキャストしてガラスを作製した。なお、ガラス表面は、レーザ光の散乱を防止するため、光学研磨処理を行った。

図3は、ガラス表面から深さ70μmの位置に20秒間集光照射(レーザ出力550mW)して形成したドット状の変化領域の断面写真である。また、図4は、図3中に示した矢印に沿い、ビームプロファイル反射率測定法を用いて1μm間隔の屈折率を測定した結果である。図4(a)に未照射領域の測定結果を、図4(b)に変化領域(照射領域)の測定結果を示す。未照射領域の屈折率は、n=2.05付近でほぼ一定であったのに対し、照射領域では、減少傾向を示す部分と、増加傾向を示す領域が存在した。これらの屈折率変化




図1. KNTガラス表面に熱処理によって形成した透明結晶層中の非線形光学効果を持つナノ結晶




図2. ガラス内部へのフェムト秒レーザ集光照射イメージ

は、密度変化及び化学結合の変化に起因した現象であると考えられる。

図5は、フェムト秒レーザをKNTガラス内部に集光照射して形成した変化領域断面のTEM写真である。この写真は、変化領域内において直径10nmほどの微粒子が均一に分散析出している様子を示している。また図5(b)は、






図3. レーザ照射により形成したガラス内部の変化領域



(a) 未照射領域



(b) 変化領域

図4. 変化領域の屈折率変化

図5(a)中の白枠内を更に高倍率で観察した高分解能像であり、析出したナノ粒子は3.2 Åの面間隔距離を持ったナノ結晶であることが分かった。さらに直径1nmの電子線ビームを用いてナノ結晶の電子線回折分析を行った結果、回折像から求めた面間隔距離も同様に3.2 Åであることが確認できた(図6(a))。図6(b)は、KNTガラスを熱処理して析出させた表面結晶層の電子線回折像である。この回折像から算出した表面結晶層内部のナノ結晶の面間隔距離は3.16 Å及び1.92 Åであった。また表面結晶層をX線回折分析した結果、面間隔距離3.16 Å及び1.92 Åに相当する強い回折パターン⁽³⁾を持つことを確認した。この面間隔距離は立方晶(111)面及び(222)面に相当したものと考えられる。これらの分析結果から、フェムト秒レーザ照射によって析出したナノ結晶の面間隔距離は、熱処理によって析出させたナノ結晶の面間隔距離と非常に良い一致を示すことから、同様に立方晶構造を持っていると考えられる。さらに、レーザ照射及び熱処理により析出させたナノ結晶、並びに周囲のガラス領域をEDX(Energy Dispersive X-ray)分析によって成分比較を行った結果、レーザ照射及び熱処理によって析出させたナノ結晶にはいずれも、ガラス領域に比べ、




図5. 変化領域断面のTEM写真




図6. 表面結晶層の電子線回折像

テル成分比率の増加と酸素成分比率の減少が見られた。以上の結果から、フェムト秒レーザの集光照射によって分散析出させたナノ結晶は、熱処理によって析出させた非線形光学効果を持つナノ結晶に極めて類似した結晶構造と組成を持っていることが分かった。しかしながら、今回、レーザ照射によって析出させたナノ結晶には非線形光学効果を発現させることができなかった。この原因是、結晶の粒子サイズが小さいため、ガラス内部で受ける大きな応力によって結晶全体の構造にゆがみが生じ、規則構造が失われたためと考えられる。今後、数100nmレベルの結晶成長を促進させるレーザ照射条件を見出すことが課題である。

2.2 非線形光学効果を持った光導波路の作製

フェムト秒レーザの集光照射によりガラス内部に屈折率変化が誘起可能であることを利用して、レーザを連続的に走査してガラス内部に二次元及び三次元の光導波路を自在に形成する技術が見出された⁽¹⁾⁽²⁾。今回、我々は、KNTガラスよりも高い非線形光学効果の発現が期待できるBTGガラスの内部にフェムト秒レーザの集光点を連続走査することにより、非線形光学効果を持つ光導波路の作製を試みた。

図7にフェムト秒レーザ照射による光導波路作製のイメージを示す。BTGガラス基板の表面から深さ70μmの位置にレーザ光を30秒間静止したまま集光照射した後、横方向へ平行に1μm/sの速度でレーザ集光点を走査して直線状の光導波路を作製した。レーザは繰り返し周波数250kHz、パルス幅170fs、平均出力570mWとし、集光には50倍の対物レンズを用いた。

図8(a)はガラス内部に作製した光導波路の光学顕微鏡写真である。図中において、レーザ照射は右端を起点として左方向へ走査することにより導波路を形成した。図8(b)は、形成した光導波路にYAGレーザ($\lambda=1,064\text{nm}$)を照射し、この光導波路から発生した第2高調波(Second-Harmonic Generation: SHG)である532nmの緑色発光を観測した写真である。このSHG発生は、2次の非線形光学効果が発現したことを示す現象である。

この非線形光学効果の発現は、熱処理によって析出した表面結晶層内のナノ結晶と同様に、光導波路内部に、ある程度の結晶配向性を持った多数のナノ結晶が析出した結果と考えられる。また、レーザ走査の起点領域ではSHGの発生がほとんど見られず、さらに起点から100μm以内の不連続な領域においてもSHGの発生は微弱であった。これに対し、レーザ走査の起点から100μm以降の連続性の高い導波路においては強いSHGの発生が観測できた。フェムト秒レーザ照射によって形成した光導波路に非線形光学効果が発現した機構は、フェムト秒レーザ特有の大きなピークパワー密度と、レーザ光の安定な連続走査との同調により規則的な結晶配向成長が進行し、自己分極構造を持った




図7. フェムト秒レーザ照射による光導波路作製イメージ




図8. 光導波路の顕微鏡写真

ナノ結晶が析出したものと考えられる。

3. むすび

我々は、高機能で安価な三次元光集積回路を実現するため、ナノ結晶分散構造のガラス材料を提案している。今回の実験結果から、フェムト秒レーザプロセスは、ガラス内部にナノサイズの非線形光学結晶を分散析出させるのに極めて適した手法であることを示すことができた。また、この実験の結果のように、レーザ走査の起点領域ではSHGの発生がほとんど見られず、さらに起点から100μm以内の不連続な領域においてもSHGの発生は微弱であった。これに対し、レーザ走査の起点から100μm以降の連続性の高い導波路においては強いSHGの発生が観測できた。フェムト秒レーザ照射によって形成した光導波路に非線形光学効果が発現した機構は、フェムト秒レーザ特有の大きなピークパワー密度と、レーザ光の安定な連続走査との同調により規則的な結晶配向成長が進行し、自己分極構造を持った

参考文献

- (1) 三浦清隆, ほか: NEW GLASS, 13, No.1, 32 (1998)
- (2) 平尾一之: まてりあ, 40, No.4, 376 (2001)
- (3) 小松高行: NEW GLASS, 10, No.4, 29 (1995)
- (4) Sakai, R., et al.: Appl. Phys. Lett., 77, No.14, 2118 (2000)
- (5) Ogawa, R., et al.: XIX International Congress on Glass, ICD XIX, (2001)
- (6) Takahashi, Y., et al.: Appl. Phys. Lett., 88, No.2, 223 (2002)
- (7) 高橋儀広, ほか: NEW GLASS, 17, No.4, 21 (2002)

CNTを用いたFED

Carbon Nanotube FED

Masahiro Fujikawa, Shoyu Watanabe, Kunihiko Nishimura

要旨

近年テレビが従来の陰極線管(CRT)方式から液晶やプラズマディスプレイ(PDP)などのフラットパネルへ変わりつつある。ここで、従来のブラウン管と同様の優れた表示特性を持ち、低消費電力や低コストにできる可能性を持つカーボンナノチューブ(CNT)を電子放出材料とする冷陰極表示装置(FED)が期待され、日本国内やアジア、欧米のメーカーや研究機関で開発が行われている。

本稿では、電子放出材料としてCNTを用いたFEDの開発において、電子源を作製するプロセスの開発現状と課題について述べる。

三菱電機のFEDの特長として下記の3点が挙げられる。

(1) 平坦(へいたん)なCNT膜

CNTの分散性を改善し、印刷時に発生する凝集を抑制

することで、平坦度を従来の印刷膜の1/10にしたCNT膜を作製した。


(2) シリコーンラダーポリマの絶縁膜層

シリコーンラダーポリマ(Polyphenylsilsesquioxane: PPSQ)を使用して大面積にも適応可能なプロセスで絶縁膜層を形成し、エッティングによるゲートホールを作成した。

(3) レーザによるカソード表面処理

カソード表面にレーザを照射することにより、CNT表面の活性化、CNT膜形状を改善し電子放出効率を高めた。

そして、このプロセスで作製した表示領域対角1.5インチ(46×135ドット)のパネルを作製し、アノード蛍光面に5 kV加え、全面発光を確認した。



CNTを用いたFEDの構造

CNTを用いたFEDの構造図を示す。

1. まえがき

近年テレビが大きな転換期を迎え、放送がアナログ方式からデジタル方式へ、ハードも従来のCRTからより薄く軽い大画面フラットパネルの液晶やPDPへと移行しつつある。ここで、輝度やコントラストなど優れた表示性能を持つCRT方式を薄型大画面、省電力、低コストで実現する可能性があるCNTを電子放出材料とするFEDが期待されている。

これまでにシリコンや金属を材料としたスピント型の電子源を用いてFED開発が行われてきたが、寿命が短く高コストで大画面に展開できない課題があり製品化には至らなかつた。それに対しCNTは、結晶性を上げることにより熱的・機械的にも強くなり長寿命になる可能性がある。また、材料が安価で、プロセスが容易なため低コストにできる。

FED製造プロセスとしては、化学的気相成長(Chemical Vapor Deposition : CVD)法やアーク放電法で製作したCNTを印刷法などにより成膜し絶縁層やゲート電極を含む電子源を形成する方法と、カソード電極、絶縁膜、ゲート電極、ゲートホールを形成した後にカソード電極上の鉄などの合金触媒に炭素を含むガスを吹き付けてCNTを成長させるCVD法があり、どちらが優れた方式か生産工程や生産コストを含め開発検討中である。

ここでは、前者のCNTを印刷法などにより成膜して電子源を作製する方式について、開発現状と課題について述べる。

2. CNTの分散・スラリー化

CNTは、CVD法やアーク放電法などにより作製される。これをFEDの電子源として利用するためには、印刷法、スピンドル法などを用いパターン化された膜にすることが必要である。そのためには、CNTを有機溶剤、樹脂、その他フィラーなどと混合し分散させたスラリーにしなければならない。CNTの分散性が悪いと、エミッション特性の均一性や絶縁耐圧の劣化などデバイスとしての性能劣化の原因となる。

CNTは炭素六員環が連なった構造で欠陥が少ないため、分散剤を吸着し分散する効果が効きにくい。CNTを酸などの化学処理で欠陥を増やし分散しやすくする方法もあるが、結晶性が悪くなりCNTの電気的特性も劣化する。

そこで我々は、CNTを分散する分散剤と有機溶剤、分散方法を検討した。CNTと各分散剤と有機溶剤をボールミルで分散をした。分散性の評価は、分散液の粒度分布測定装置による平均粒径、スラリーにし印刷成膜した後、顕微鏡による観察と表面粗さ計によるRa値で評価した。

その結果、アルコール系溶剤と塩基樹(くし)形系やシラ

ン系の分散剤の組合せが最も良い結果を示した。従来のポリカルボン酸系分散剤とグリコール系溶剤の組合せと比較して、分散液の平均粒径が1/2、印刷成膜後のRa値は1/10の0.2μmになった。図1上段に顕微鏡による1,250倍の表面写真、下段に三次元表面形状測定システムによる測定結果を示す。従来のCNTの大きな凝集がなくなり、一様に分散された膜を観察することができる。また、高さ10μm程度の大きな突起がなくなりCNT膜の平坦性が大きく改善されたことが分かる。

3. ゲートホールの作製

従来のFEDでは絶縁層材料として感光性ガラスベーストを用いる例があるが、微細孔を作り込むのが困難であった。一方、CVDで成膜したSiO₂膜に写真製版工程で微細孔を加工する例もあるが、1~2μmの膜厚しかとれず、CNTのような凹凸のある膜に対しては絶縁性の面で不利である。

我々のCNT-FEDで特徴的なのは絶縁層材料としてPPSQを用いていることである。この材料は8~10μm程度の厚膜形成が可能であり、かつエッチング工程を最適化することで10μm程度の微細孔加工が可能であり、前述の要求に対して最適な材料である。さらに、ワニス状態で供給されるためテーブルコータ又はスピンドルコータでの成膜も可能で、また、ポリイミドなどの一般的な耐熱性樹脂に比べて熱硬化時の体積収縮が少ないので大面積のデバイスにも向いている。

製造工程を図2に示す。ガラス基板上にストライプ状のカソード電極をパターン化しておき、その電極上の画素に相当する部分にCNTを成膜する。その上に絶縁層としてPPSQワニスをスピンドルコートし、熱硬化させる。次に、ゲート電極を成膜した後に、写真製版でカソード電極と直交するゲート電極をパターン化する。ゲート電極には前述の




図1. 均一分散されたCNT膜

カソード電極と交差する部分に複数の微細孔が形成されており、これをハードマスクとしてPPSQをエッチングして底部のCNTを露出させる。

PPSQのエッチングにはスピンエッチングを用いた。スピンエッチングとは基板を高速回転させながらエッチング液を噴射する方法である。一般的に微細加工には反応性イオンエッチングが用いられるが、エッチング後期にCNT表面に損傷を与えてしまう問題点がある。これに比べてスピンエッチングでは、エッチング液はPPSQを溶解するだけでCNT表面への損傷はなく、FED向けのエッチング方法として適している。スピンエッチングでPPSQをエッチングする場合、エッチングレートは $1\text{ }\mu\text{m}/\text{秒}$ 程度と、混酸による金属エッチングやふつ酸による SiO_2 のエッチングなどに比べて著しく早い。

図3にスピンエッチング後のゲートホールの断面SEM(Scanning Electron Microscope)写真を示す。アンダーカットが生じる前にCNT面までエッチングが進行している様子が観察できる。また、ゲート電極をハードマスクとしてPPSQのスピンエッチングを行うため、ゲート電極パターンとPPSQパターンとの間に位置すれば生じない。




図2. ゲートホール製造工程




図3. ゲートホールの断面SEM写真

ーンとPPSQパターンとの間に位置すれば生じない。

4. レーザ表面処理

ここでは、CNTカソードのエミッション特性改善の手法として開発したレーザ照射による表面処理について述べる。図4にレーザ処理前後のCNTカソード表面のSEM写真を示す。図の(a)に示されるように印刷法により形成されたCNTカソードにおいては、CNT同士が複雑に絡まり、電子放出が起きるCNT先端が膜表面に現れていない。このような状態では、良好なエミッション特性が得られない。そこで、CNTカソードのエミッション特性を改善させるためにはCNT先端を膜表面から突出させる処理が必要であり、その手法としてレーザ処理を検討した。図の(b)はレーザ処理後のCNTカソード表面のSEM写真の一例を示す。図に示されるようにレーザ照射後においてはCNTがめくれ構造を形成し、先端には図の(c)に示されるように複数のCNTの先端が現れている。

このレーザ処理を施す前後でのエミッション特性を2極評価により比較した結果を図5に示す。図から、レーザ処理前のカソードでは、 $4\text{ V}/\mu\text{m}$ の電界で電子放出が開始するのに対し、レーザ処理後では、半分の $2\text{ V}/\mu\text{m}$ と低い電界から電子放出が開始することが分かる。さらに、 $3.5\text{ V}/\mu\text{m}$ でのエミッション量はレーザ処理をすることで2倍以上増大していることが分かる。




図4. レーザ処理前後のCNTカソード表面のSEM写真




図5. レーザ処理によるエミッション特性の変化

以上のように、レーザ処理によりCNT先端をCNTカソード表面から突出させることができ、CNTカソードのエミッション特性改善に有効であることが判明した。

5. FEDパネル評価

FEDのパネル評価は、まず真空槽内で電子源を形成したカソード基板の評価を行い、そして封止工程を経てパネル製作したもの再度評価している。

検証用のパネルの表示面の大きさは対角で1.5インチサイズである。ゲート電極46本(0.6mmピッチ)、カソード電極135本(0.2mmピッチ)が絶縁膜を介して対向し、マトリックス状に全ドット数6,210ドットから構成されている。

真空槽における評価では、アノードに低圧用蛍光体を塗布した基板を用いて、カソード基板と約1.3mm距離を置き保持し測定している。全ゲートに一定電圧を印加し、ラインスキャンさせて発光を観察した結果、輝度分布を持っているものの、ほぼ全ドット発光していることを確認した。

次に、この電子源の各ドットの駆動電圧-アノード電流特性を測定した。その結果を図6に示す。ゲート電圧が150V以上になるとエミッション電流が立ち上がり始め、 $1\mu A$ は180Vで得られている。FEDの目標最大輝度($800cd/m^2$)を確保するには、1ドットに必要な電流は約 $4\mu A$ を見積もっており、このドットにおいては、ゲート電圧210V(ドライブ電圧60V)で実現できている。しかし、ドットにより、立ち上がり電圧とゲート電圧に対するアノード電流の傾きに差が生じており、これが輝度ばらつきを発生させている。

また、このカソード基板をパネル作製し全面発光を確認した。アノードには、アルミバックを施した高圧用の蛍光体を用いている。このとき、エミッションの安定化と蛍光面での発光スポットのフォーカス特性を確保するために、ゲート電極上にシールドを配置した。アノード基板-カソード基板の距離は5mmで、アノード電圧5kVを印加している。

最後に、エミッション電流の経時変化について述べる。テスト基板(カソード2mm角)を用いて、アノード-カソード間を約100μm離して、真空槽で保持したときのエミッション電流の経時変化を図7に示す。約170時間程度の短期ライフであるが、全くエミッション電流は低下せずに、途中経過時間によっては、初期値を上回っている。これは、




図6. カソード1ドットの電流-電圧特性




図7. エミッション電流の経時変化

エージングによる効果と考えられる。

6. むすび

平坦なCNT膜の形成、PPSQを使った絶縁膜の形成、CNT表面のレーザ処理という独自のプロセスでFED原理モデルを試作しパネルを全面発光させ、また別に百数十時間ではあるがエミッションの安定性を確認した。これにより、このプロセスでFED作製ができるという検証が完了した。

今後の課題は、FED電子源の大きな課題であるエミッションの均一性向上のための材料、プロセス、駆動方式の最適化検討、大画面に展開したときのプロセス安定性やコスト、信頼性など解決する課題は多くある。また、他のフラットパネルの開発スピードも早く、我々も早く製品投入できるように全力で開発に取り組んでいく次第である。

○ エレクトロケミカルエッティング(ECE)とその応用

出尾晋一* 稲富健一**
斎藤文夫* 深見達也*
大路 浩**

Electrochemical Etching Technology and Application

Shinichi Izuo, Fumio Saitoh, Hiroshi Ohji, Kenichi Inatomi, Tatsuya Fukami

要 旨


近年、センサ、無線、バイオ分野など様々な分野でMEMS(Micro Electro Mechanical Systems)デバイスが注目されている。多種多様なMEMSデバイスを開発するためには、各デバイスに適した加工技術を取捨選択することが必要である。加工技術に関してエッティング技術に的を絞ると、溶液を用いるウェットエッティング技術やプラズマを用いるドライエッティング技術などが一例として挙げられ、それぞれに特長を持っている。

三菱電機では、新しいシリコンウェットエッティング技術であるエレクトロケミカルエッティング(ECE)技術を開発した。この技術は、ウェットエッティング技術でありながら、アスペクト比の高い加工が可能である特長を持っている。これまでの報告ではN型シリコンにのみ適用可能な技術で

あったが、この技術をP型Siにも適用できるように改良し、汎用性を向上させた。さらに、このエッティング技術の特長を生かした三次元構造体作製技術や超微細構造体作製技術の開発を行った。

三次元構造体作製技術では一回のエッティングで可動構造体が形成できる特長を持ち、プロセス工程の簡素化が可能となる。また超微細構造体作製技術では、解像度の低い露光装置でも100nm以下の間隙(かんげき)を形成することを可能にした。

本稿では、上記ECE技術の特長、及び三次元構造体を用いた加速度センサ、超微細構造体を用いたDNA(Deoxyribonucleic acid)分離デバイスを紹介する。



エレクトロケミカルエッティング(ECE)技術の応用例

この技術で作製された構造体例である。高アスペクト比の加工が可能であり、従来のウェットエッティング技術にはない特長を持っている。さらに、この技術の特性を生かせば、一工程のみのエッティングで可動構造体形成が達成でき、加速度センサ等への適用が可能となる。また、サブミクロン間隙の微細柱構造体を作製でき、DNAの長さ分離デバイスとして用いることが可能である。

1. まえがき

近年、センサ、無線、バイオ分野など様々な分野でMEMSデバイスが注目されている。多種多様なMEMSデバイスに対応するためには各デバイスに適した加工技術を取り捨選択することが必要である。加工技術に関してエッチング技術に絞ると、溶液を用いるウェットエッチング技術やプラズマを用いるドライエッチング技術などが一例として挙げられ、それぞれに特長を持っている。

本稿では、新しいシリコンのウェットエッチング技術であるECE及びその応用事例も併せて紹介する。

2. ECE技術

2.1 エッチングの原理

シリコンのECE技術自体は歴史が古く、1950年代でのシリコンの研磨手法としての研究までさかのぼる。1990年代には発光デバイスとしてのポーラスシリコンが盛んに研究されポーラスシリコン形成手法としてのECEも進歩を遂げた。同時にエッチングメカニズムについて多くの研究がなされ、いろいろなエッチングモデルが提案されている⁽¹⁾。シリコン中の正孔(ホール)とふつ酸によりシリコンが溶解する。すなわち、シリコン中の正孔がこのエッチング技術において重要な役割を果たしている。

1990年には、LehmannらによりN型シリコンを用いてエッチング表面にあらかじめ小さな窪(くぼ)みを形成し、裏面からの光照射により正孔を発生させることで正孔を窪みに集中させ、その結果、規則正しい孔加工が可能であることが示された⁽²⁾。

我々は、既に、この手法を応用してN型シリコンに様々な構造体を形成することに成功した⁽³⁾。一例として図1に高アスペクト比の深孔を形成した例を示す。図2に装置模式図を示す。電源は数V程度印加できれば十分であり、光源も可視光であれば十分である。以上のように非常に簡便な装置構成で済むため装置コストを低減できる。このよう




図1. ECEで作製された深孔加工例

に、ECE技術は簡便な手法で微細な構造体を形成できる技術である。

2.2 P型シリコンにおけるECE技術

これまでに紹介された結果はすべてN型シリコンを用いたものである。このエッティング技術をP型シリコンにも適用することでこの技術の汎用性を高めることができる。P型シリコンでは正孔が多数キャリア(基板内に正孔が満たされているイメージ)であり、N型シリコンのような高アスペクト比のエッティングは難しいと考えられていた。我々は、エッティング条件を最適化することで、N型シリコンと同様の加工が可能であることを見いだした。以下、エッティング特性について紹介する。

シリコン基板の抵抗値とエッティング形状の関係を図3に示す。基板抵抗によりエッティング形状が異なることが分かる。低抵抗基板ではエッティングはあらゆる方向に等方的に進行し、いわゆる電解研磨が起きる(図の(a))。一方、高抵抗基板を用いることでトレンドルが形成されており、深孔加工が可能であることが分かる(図の(b)(c))。

紙面の都合で詳細を省くが、エッティング溶液の組成がエッティング形状に及ぼす影響を調べ、液組成の最適化を行うことでP型シリコンにおいてもN型と同等の加工が可能となつた。

3. ECE技術の応用事例

この章では、これまでに述べたECEの特長を生かしたデバイスの開発例を2つ紹介する。

3.1 加速度センサへの応用

2.2節で述べたように、シリコン基板の抵抗により電解




図2. ECE装置の模式図




図3. P型シリコンにおける抵抗値の影響

研磨と深孔加工の2種類のエッティング形態をとる。この特性を利用して一工程エッティングで可動構造体を形成するプロセスを提案した。

図4に作製プロセス断面模式図を示す。このプロセスでは低抵抗P型シリコン基板に高抵抗のP型エピタキシャル層を形成した基板を用いる。まず、写真露光技術を用いてデバイスレイアウトに基づいたイニシャルピットを形成する。このイニシャルピット形成にはアルカリ溶液による結晶異方性エッティングを利用する。そして、ECE技術を適用すると、まず、高抵抗層では深孔形成が進行する。孔が低抵抗層に達すると低抵抗では電解研磨が起きる。電解研磨は等方エッティングなので最終的に各孔の下部において中空部が形成される。以上により、可動構造体が一回のエッティングで達成できた⁽⁴⁾。

図5に実際に作製した構造体を示す。可動構造体の下部は中空になっている。可動構造体は梁(はり)で支えられており、この梁がばねの役割を果たす。この構造体は容量検出型加速度センサを想定した構造体であり、加速度により可動構造体が変位し、対向する固定歯電極との距離の変化を容量変化として検出することが可能となる。加速度に対して容量変化が得られることを確認し、加速度セ

ンサ作製プロセスに適用可能なことを示した。

3.2 DNA分離デバイスへの応用

ECE技術により深孔加工が可能であることはこれまでに示したとおりである。ECE技術による深孔形成と熱酸化技術を組み合わせることで、サブマイクロメートルの間隙を持つ柱構造体が形成可能である。

図6に作製プロセス断面模式図を示す。まずECEによりシリコンに深孔を形成する。その次に、熱酸化により深孔に沿って酸化シリコン(SiO_2)を形成する。熱酸化の進行とともに、酸化シリコン柱同士の間隙は初期のシリコン壁厚よりも小さくなる。この特長を利用すれば、初期の壁厚が $1\text{ }\mu\text{m}$ であっても出来上がりの間隙は数百nmにすることができる。これは低解像度の露光装置であっても熱酸化時間変えることで精度良く微小間隙を制御できることを意味する。

図7に流路中に形成された柱構造体を示す。写真では間隙200nmが示されているが、熱酸化膜の厚みを最適化することで100nm以下の間隙も形成可能である。

この微小間隙を利用してDNAの長さ分離の検討を行った。一般にDNAの長さ分離にはポリマやゲル中で電気泳動させる。ポリマやゲルは間隙が数十~百nmの間隙を持つマトリックス構造と考えられており、この柱構造を用い




図4. 三次元構造体作製プロセス




図5. ECEで作製された加速度センサ




図6. サブマイクロメートル間隙の柱構造体作製プロセス




図7. サブマイクロメートル間隙の柱構造体

ることで従来のポリマやゲルの代替材料として適用可能であると考えられる。人工構造体を適用することで、マトリックス形状の最適化及び分離に要する泳動時間の短縮化が期待される。

一例として、図8に、400nmの間隙における700bp (base pair)と48,500bpのDNAの移動速度を示した。短い700bpのDNAの方が早く泳動しており、長さ分離が原理的に可能であることが示された⁽⁵⁾。

4. むすび

新しいシリコンマイクロマシニングとしてECE技術を開発した。N型シリコンのみでなく、P型シリコンにも適用可能となり汎用性が向上した。応用事例として加速度センサやDNA分離デバイスを取り上げ、ECE技術がこれらデバイスに適用可能であることを示した。

本稿で取り上げた事例以外にも適用範囲が広がるを考えており、更なるエッチャング技術の汎用化に注力していく。

なお、この研究の一部は文部科学省産学官連携イノベーション創出事業(12408)の一環として実施された。

参考文献

- (1) Memming, R.: Semiconductor Electrochemistry, WILEY-VCH (2001)
- (2) Lehmann V., et al.: Formation Mechanism and Properties of Electrochemical Etched Trenches in




図8. DNA長さの違いによる泳動速度への影響

N-type Silicon, J. Electrochem. Soc., 137, 653~659 (1990)

- (3) Ohji H., et al.: Fabrication of a Beam-Mass Structure using Single-Step Electrochemical Etching for Micro Structure(SEEMS), J. Micromech. Microeng., 10, 440~444 (2000)
- (4) Izuo S., et al.: Fabrication of 3-D Structure on P-type Silicon using Electrochemical Etching, Proceeding of 202nd Meeting of Electrochemical Society, Salt Lake City, 627 (2002)
- (5) Izuo S., et al.: Silicon Pioxide Micro-pillars for Sieving Fabrication by Macroporous Silicon-based Micromachining Sensors and Materials, 14, No.5, 239 ~251 (2002)

高速SiCエッティング技術

High-Rate SiC Etching Technology

Mutumi Tuda, Keisuke Nakamura, Hiroaki Sumitani


要 旨

炭化珪(けい)素(Silicon Carbide : SiC)は、Siに比べ優れた電気・機械・化学特性を持つことから、パワーデバイスや高周波デバイスのみならず、次世代MEMS(Micro-Electro Mechanical Systems)の基板材料としても期待され、多くの研究機関でSiCを用いたMEMS(SiC-MEMS)の研究開発が進められている。しかしながら、SiCは、SiとCとの結合エネルギーが比較的大きく、化学的エッティングが困難であるため、MEMSの作製に必要となる実用的な加工方法が存在しないという問題点がある。現状のプラズマエッティングで得られるSiCのエッティングレートは高々~1 μm/min程度であり、~数10から数100 μmのエッティング深さが要求されるMEMSの加工には長時間を要する。今後、SiCの良好な材料特性を生かした高性能なMEMSデバイスやセンサを実現するためには、高速SiCエッティング技


術を確立する必要がある。

三菱電機ではSiC-MEMSの実用的な加工に供することができる高速SiCエッティング技術の開発を進めており、そのため、右回り円偏波を用いた電子サイクロトロン共鳴(Electron Cyclotron Resonance : ECR)プラズマの発生法を検討している。SiCのエッティングで通常用いられる電子負性の強いSF₆/O₂ガスに対しても、電子密度がN_e~10¹² cm⁻³台の高密度なプラズマを安定に発生することができた。このような超高密度プラズマを用いてSiC基板のエッティングを行った結果、エッティングレート 6 μm/min, Niマスクに対するエッティング選択比50を同時に達成することができた。

本稿では、高密度ECRプラズマエッティング装置と、得られたSiCエッティング特性について述べる。



ECRプラズマエッティング装置構成



SiCエッティングレートの比較

高密度ECRプラズマを用いた高速SiCエッティング技術

このプラズマエッティング装置では、周波数2.45GHzの右回り円偏波を用いて電子サイクロトロン共鳴プラズマを発生している。生成された高密度(電子密度N_e~10¹² cm⁻³)なSF₆/O₂プラズマにより、SiC基板を高速に(エッティングレート~6 μm/min)エッティングできるようになった。

1. まえがき

炭化珪素(SiC)はワイドバンドギャップ半導体と呼ばれ、Siに比べ優れた電気特性を持つことから、次世代のパワー・デバイスや高周波デバイスの基板材料として期待されている。また、ヤング率、強度、熱伝導率など機械特性にも優れているため、次世代のMEMSの材料としても期待されている。例えば、SiCを用いてGHzオーダーの共振周波数を持つ微細な構造体が作製された例が報告されており⁽¹⁾、マイクロ波帯で動作するMEMSデバイスへの応用が検討されている。さらに、SiCは化学的安定性にも優れているため、~500°Cの高温、放射線、酸・アルカリ性雰囲気といった過酷な環境下でも動作するMEMSセンサを目指した研究開発も進められている⁽²⁾。

SiC基板を用いてMEMSを作製する際には、基板表面に深さ~数10から数100μmの微細な溝や孔(あな)を加工するための高速エッチング技術が必要となるが、SiCは難エッチング材料でもあるため、従来のRIE(Reactive Ion Etching)で得られるエッチングレートは~0.1μm/min以下の値であった。近年、ICP(Inductively Coupled Plasma)やHeliconに代表されるいわゆる高密度プラズマを用いて1μm/min程度のエッチングレートが報告されるようになってきたが⁽³⁾⁽⁴⁾、MEMSの実用的な加工としては十分ではない。

当社では、SiCのMEMS加工に供することができる高速SiCエッチング技術の開発を進めており⁽⁵⁾、本稿では、電子サイクロトロン共鳴(ECR)を利用した超高密度プラズマ源を搭載したエッチング装置と、得られたSiCエッチング特性について述べる。

2. エッチング装置とプラズマ特性

図1に、開発したECRプラズマエッチング装置を示す。この装置は、高密度プラズマを発生するプラズマ生成室と




図1. ECRプラズマエッチング装置

エッティング処理を行う反応室から構成されている。プラズマ室の周囲には磁気コイルが設置されており、周波数2.45GHzのマイクロ波に対するECR磁場強度($B=0.0875\text{T}$)をプラズマ室の内部に発生している。この装置では、マイクロ波伝送回路の途中で右回り円偏波を発生させ、強磁場領域($B \sim 0.15\text{T}$)から誘電体窓を通じてプラズマ室に導入している。このように、ホイッスラー波(wistler wave)をプラズマ中に励起・伝搬させ、このホイッスラー波によるECRプラズマの生成を行っている。ホイッスラー波は、プラズマによるカットオフがなく、高密度プラズマ中でもECR領域($B=0.0875\text{T}$)にまで伝搬することができ、高密度プラズマの生成に適している。また、この装置では、右回り円偏波モードのマイクロ波を導入する誘電体窓の誘電率や厚みはマイクロ波とプラズマとの結合が最大になるよう設計されており、プラズマからのマイクロ波電力の反射係数は~0.2程度にまで低く抑えられている。

発生したプラズマを用いてSiC基板をエッチングする際には、基板を反応室内のステージ電極上に設置し、周波数13.56MHzのRF(Radio Frequency)バイアス電力を整合器を介して供給する。実験では、エッチングガスとしてSF₆/O₂(=30/10sccm)を供給し、反応室内のガス圧力が0.67Pa一定になるようにした。また、マイクロ波電力 $P_m=200\sim 1,000\text{W}$ 、RFバイアス電力 $P_{RF}=10\sim 150\text{W}$ の範囲でそれぞれ変化させ、SiC基板のエッチングレート、Niマスクに対するエッチングの選択比、及びSiCエッチング形状を評価した。

生成されたプラズマの評価としては、図1に示すように、34GHzのマイクロ波干渉計によるプラズマ電子密度の測定とプラズマから基板ステージに流入するイオン電流(イオンフラックス)の測定を行った。イオン電流の測定では、ステージ電極に-70Vの負のDC(Direct Current)バイアス電圧を印加し、イオンの飽和電流を計測した。

図2に、SF₆/O₂プラズマ中の電子密度(N_e)と基板ステ




図2. 電子密度とイオン電流のマイクロ波電力依存性

ージに入射するイオン電流(J_i)のマイクロ波電力依存性を示す。マイクロ波電力を増加させると、電子密度やイオン電流は単調に増加し、マイクロ波電力 $P_m=1,000\text{W}$ の時に $N_e \sim 1.6 \times 10^{12}\text{cm}^{-3}$, $J_i \sim 22\text{mA/cm}^2$ の値が得られた。これらは、他の高密度プラズマ源と比較して約一けた程度も大きい値であり、この方式のプラズマ源では超高密度のプラズマが発生していることが確かめられた。

3. SiCエッティング特性

SiCのエッティング機構は、Siの場合とは大きく異なり、イオンアシストによるエッティング反応が支配的であり、基板に入射するイオンのフラックスがエッティングレートを律速していることを見いだした⁽⁵⁾。したがって、高速SiCエッティングを実現するためには、イオンフラックス(すなわちプラズマ密度)を高めることが有効であると考えられる。

この装置で発生した高密度SF₆/O₂プラズマを用いてSiC基板をエッティングした結果について述べる。

図3は、SiCエッティングレートのマイクロ波電力依存性である。ここで、基板ステージに供給するRFバイアス電力は $P_{RF}=50\text{W}$ であり、ステージ電極の自己バイアス電圧を測定したところ $|V_{dc}| \sim 240\text{V}$ であった。期待されるように、マイクロ波電力の増加に伴いSiCエッティングレートは増加し、マイクロ波電力 $P_m=1,000\text{W}$ の場合に約6μm/minもの高いエッティングレートを得ることができた。この値は、今までに報告されている値に比べ～数倍大きいものである。

次に、マイクロ波電力を $P_m=1,000\text{W}$ 一定とし、基板ステージに供給するRFバイアス電力を変化させた際の、SiCエッティングレートとNiマスクに対する選択比(SiC/Ni)の変化を図4に示す。RFバイアス電力(すなわち自己バイアス電圧 $|V_{dc}|$)を増加させ、基板に入射するイオンのエネルギーを高めると、エッティングレートは最大8μm/minま




図3. エッティングレートのマイクロ波電力依存性

で增加するものの、マスクとの選択比は～60から～30にまで低下した。MEMSの加工に必要とされる対マスク選択比は～50程度であり、図4に示すように、バイアス電力 $P_{RF}=50\text{W}$ ($|V_{dc}| \sim 240\text{V}$)の条件で、SiCエッティングレート6μm/min及びNiマスクに対する選択比50を同時に達成することができた。このプロセスをSiCホール加工に適用した結果、図5に示すように、良好なエッティング形状が得られた。

4. む す び

SiCのエッティングは表面に入射するイオンフラックスがエッティングレートを律速していることから、高速エッティングを実現するためには、プラズマ密度を高めることが有効である。本稿では、ホイッスラー波によるECRプラズマの生成を行い、SiCのエッティングに用いられる電子負性の強いSF₆/O₂ガスに対しても電子密度が $N_e \sim 10^{12}\text{cm}^{-3}$ 台の高密度プラズマを安定に発生できることを示した。このプラズマ装置を用いてSiC基板のエッティングを行った結果、SiCエッティングレート6μm/min及びNiマスクに対する選択比50を同時に達成することができた。

このような高速SiCエッティング技術は、SiC-MEMSの作製の際、ビーム、ダイヤフラム、ピアホールなどの微細構造体の実用的な加工法として期待される。




図4. エッティングレート及び選択比のRFバイアス電力依存性




図5. SiCエッティング形状

参考文献

- (1) Huang, X.M.H., et al.: Nanodevice Motion at Microwave Frequencies, *Nature* 421, 496 (2003)
- (2) Okojie, R.S.: Fabrication and Characterization of Single-Crystal Silicon Carbide MEMS, *The MEMS Handbook*, ed. M. Gad-el-Hak, CRC Press, Chap. 20 (2002)
- (3) Khan, F.A., et al.: High Rate Etching of SiC using Inductively Coupled Plasma Reactive Ion Etching in SF₆-based Gas Mixtures, *Appl. Phys. Lett.* 75, 2268 (1999)
- (4) Chabert, P., et al.: High Rate Etching of 4H-SiC using a SF₆/O₂ Helicon Plasma, *Appl. Phys. Lett.* 76, 2310 (2000)
- (5) Nakamura, K., et al.: High Rate Etching of SiC in Ultrahigh Density Plasmas excited by Electron Cyclotron Resonance, in Proc. AVS 50th Int. Symp., PS2-WeM6 (2003)

超微細ナノリソグラフィ

Nanolithography Technique

Hiroshi Watanabe, Hiroaki Sumitani, Sunao Aya

要旨


リソグラフィ技術を中心とする微細加工技術は、半導体デバイスパターンを微細化することによって、デバイスの高集積化と高機能化の実現に寄与してきた。既にその加工寸法は100nm以下のナノ領域に突入しているが、更なる微細化への要求はとどまることがない。また、このようなナノ領域を対象としたナノ加工技術は、MEMS(Micro-Electro Mechanical Systems)、バイオ素子、磁気・光学素子などへの応用も期待されている。

三菱電機では、超微細パターンが形成可能なナノリソグラフィ技術として電子ビームリソグラフィ技術、半導体向けの次世代リソグラフィ技術の一つとして期待されているX線リソグラフィ技術、さらに、低コストリソグラフィ技術として近年注目されているナノインプリントリソグラフィ(NIL)技術の開発を行っている。

本稿では、X線マスクパターンの描画を目指した電子ビ

ームリソグラフィ技術の高精度化に対する取り組み、解像力を改善し多世代にわたる半導体デバイスに対応可能な第二世代X線リソグラフィ(PXL-II)技術の開発状況、及び耐久性向上を目指したNIL技術向けのダイヤモンドモールドの開発について紹介する。

電子ビームリソグラフィでは、電子ビーム位置変動の周波数解析と温度変化を補償する描画技術の開発によって高精度描画技術を確立した。PXL-IIに関しては、その実現に必要なダイヤモンドメンブレンを用いたX線マスクと従来よりも高感度で80nmパターンが形成可能な臭素含有レジストを開発した。また、X線波長の短波長化によって増大するレジスト中の電子の広がりを抑制できることを明らかにした。NIL用ダイヤモンドモールドでは、寸法50nmのダイヤモンドモールドパターンを実現した。



超微細ナノリソグラフィ

当社の提唱する第二世代X線リソグラフィ用のダイヤモンドメンブレンX線マスクを示す。高精度電子ビーム描画技術の開発と高選択エッチング技術によって超微細パターン形成を実現した。X線リソグラフィでは300mmウェーハ上に100nmパターンが高精度に転写できることを実正し、さらに、転写パターンの微細化を可能にする解像性向上技術の研究に取り組んでいる。

1. まえがき

リソグラフィ技術を中心とする微細加工技術は、半導体デバイスの回路パターンを微細化することによって、デバイスの高集積化と高機能化の実現に寄与してきた。既にその加工寸法は100nm以下のナノ領域に突入しているが、更なる微細化への要求はとどまることがない。また、このようなナノ領域を対象としたナノ加工技術は、MEMS、バイオ素子、磁気・光学素子などへの応用も期待されている。

半導体産業によって培われた光リソグラフィ技術はいまや露光波長の1/3程度の解像性を得るに至ったが、液浸技術が登場し、更なる延命化を進める開発が行われている。しかし、露光装置やマスクコストの高騰が半導体デバイスの高集積化による低コスト化を上回りつつあり、装置コストの抑制が可能な次世代リソグラフィ技術が要望されている。

当社では、超微細パターンが形成可能なナノリソグラフィ技術として、電子ビームリソグラフィ技術、半導体向けの次世代リソグラフィ技術の一つとして期待されているX線リソグラフィ技術、さらに、低コストリソグラフィ技術として近年注目されているナノインプリントリソグラフィ技術の開発を行っている。

本稿では、X線マスクパターンの描画を目指した電子ビームリソグラフィ技術の高精度化に対する取り組み、解像力を改善し多世代にわたる半導体デバイスに対応可能な第二世代X線リソグラフィ技術の開発状況、及びモールド耐久性が課題であるNIL技術向けのダイヤモンドモールドの開発について紹介する。

2. 電子ビームリソグラフィ技術

電子ビーム描画装置は、電子銃から発生した電子を電子ビーム光学系によって集束させた後、偏向器によってビーム自身をスキャンして所望するパターンの描画が行われる。光リソグラフィと比較して①解像性が優れている、②マスクが不要でマスクコストが発生しないという特長を持っている。一方、パターン形成のスループットは1けた以上低く、スループット改善に向けた開発が続いている。そのため、電子ビームリソグラフィ技術は、半導体デバイスパターンの原版となるマスクのパターン描画や先端デバイス開発など少量多品種向けのパターン描画技術である。

当社では、X線リソグラフィ用のマスクパターンを描画するため、ポイントビーム方式で100keVの加速電圧を持つ電子ビーム描画装置を導入し、X線マスクパターンの高精度描画技術の開発を行ってきた。X線マスクパターンの描画では、電子散乱の大きい重金属膜上に転写パターンと同寸法の微細パターンを高精度に形成することが課題である。この章では、ナノスケールレベルの精度が要求される

X線マスクパターン描画に関して、解像性と位置精度の改善手法について述べる。

高精度描画技術：

超微細・高精度描画を実現するために電子ビーム描画装置は±0.1°C以内の温度変動に管理された電磁シールド室内の除震台上に設置されており、描画パターンの解像性や位置精度を劣化させる電磁波、機械振動、温度変動などの外乱要因の影響をなるべく受けないように管理されている。電子ビームは設計上8nmの半値幅を持つガウス分布形状のポイントビームで、最高スキャン速度24MHzまでの範囲でビーム偏向することによってパターン描画が行われる。X線マスクなどの試料が装着されるX/Yステージは、分解能約1nmを持つレーザ干渉計によって高精度な位置制御が行われている。このような高い装置ポテンシャルを十分に発揮させるには、さらに、装置本体から発生する電気的・機械的な振動や描画中の温度変動などの内乱要因を低減することが重要である。

描画パターンの解像性は、電子ビーム位置の変動に影響される。変動要因としては、電子ビーム制御回路から発生する電気的なノイズや、電子銃とステージ間の相対的な機械振動などが考えられる。電子ビーム位置振動の周波数解析を行うことによって機械振動の発生源の特定が可能である。今回、特定した発生源に緩衝機構を導入することによって計測限界以下まで振動を抑制できることを確認した。また、より高周波成分である電気ノイズに対しては電子ビームを多重スキャンすることによってその影響を平均化し、微細パターンの寸法精度を向上させた。

一方、位置精度に関しては、主にステージの面内温度分布や描画中のステージの温度変化によって試料の伸び縮みや位置のドリフトが生じるため、これらの影響を補償する位置補正技術が必要である。直径150mmのPyrexフレームで構成されるX線マスクの場合、0.1°C程度の温度変化であってもX線マスクに要求される数十nmレベルの位置精度を実現することが困難となる。そこで、①ステージ上の試料温度とビーム偏向器の温度安定化、②ステージ温度分布の平均化を目的とした描画シーケンスの最適化、③試料上に作製した参照マークの位置計測に基づいた描画中の試料の位置やスケールの変動補正などを実施することによって、位置精度に対する温度分布や熱膨張の影響を大幅に低減することが可能となった。

上記で述べた解像性と位置精度に関する高精度描画技術を開発した結果、図1に示すように、最小解像パターンとして、(a)寸法15nmの孤立ラインパターン、周期パターンでは(b)ハーフピッチ17.5nmのライン&スペースパターンをSi基板上に形成できることを実証した。また、位置精度を64M DRAMが3チップ配置されたX線マスクパターン描画について評価した結果、参照マークの計測再現性

10nmを含んで23nm以下の位置精度を達成することができた。

3. X線リソグラフィ技術

X線リソグラフィ技術は、ハーフピッチ100nmの半導体デバイスに要求されるパターン寸法精度10nm(3σ)と重ね合わせ精度35nm(3σ)に対する精度実証がなされた完成度の高い次世代リソグラフィ技術である。

当社では、第二世代X線リソグラフィを提唱し、さらに、解像性の向上に向けた研究開発を行っている⁽¹⁾。この章ではPXL-IIの開発状況と新たな解像力向上手法を述べる。

3.1 解像性の制限要因

まず露光方法の原理を説明した後、X線リソグラフィの解像性を制限している要因について述べる。

X線リソグラフィの露光方式は、X線マスクとウェーハを10μm程度の露光ギャップまで近接させて露光を行う等倍露光方式である。光源には高輝度で発散角の小さいSR(Synchrotron Radiation)光が用いられ、X線ミラーで構成される反射光学系と真空隔壁を兼ねたベリリウム窓を透過させることにより露光に適した1nm近傍のX線波長を選択してマスクを照射する。マスクは厚さ2μmのメンブレンと吸収体から構成され、吸収体の開口パターンを透過したX線がレジストを感光させることによってマスクパターンが転写される。

X線リソグラフィの解像性は露光波長と露光ギャップに依存するX線のフレネル回折とX線照射によりレジスト中から発生する電子の飛程で決まり、通常使用する10μmの露光ギャップにおける解像限界は60nmであった。フレネル回折による光学像の“ボケ”は露光ギャップを狭くするか露光波長を短波長化すれば改善できる。しかし、露光X線を短波長化すると①X線を吸収したレジストから発生する電子がレジスト内で広がるため解像性が劣化すること、②レジストのX線吸収量が低下するため露光時間が増大することが課題であった。

3.2 第二世代X線リソグラフィ

第二世代X線リソグラフィ技術は、露光X線の短波長化に伴うこれらの課題を解決することを目指して開発された。X線ミラー材料やマスクメンブレン材料の変更により露光

波長の短波長化を実現し、レジスト中に短波長X線に対する吸収が大きい元素を導入することにより、レジストのX線吸収量を増大させるとともに、レジストから発生する電子のエネルギーを低減させる。具体的には、ミラー材料は白金からロジウム、メンブレン材料は炭化珪(けい)素からダイヤモンドに変更する。また、レジストのベース樹脂に臭素や塩素などX線吸収の大きい元素を導入する。実用化への課題は、ダイヤモンドメンブレンX線マスクと上記元素を含むレジストの開発である。

次に、これら開発課題への取り組みについて述べる。

(1) ダイヤモンドメンブレンX線マスク開発

ダイヤモンドメンブレンを用いたX線マスクの開発では、透過率の確保と吸収体のアモルファス化のため、ダイヤモンドメンブレン表面の平坦(へいたん)化が課題であった。表面研磨に化学機械研磨を適用した結果、rms(root mean square)として2.6nmの非常に平滑な表面が得られるようになり、ハーフピッチ27.5nmのライン&スペースマスクパターンを実現することができた。

(2) 臭素含有レジスト開発

レジスト開発では、現像液に対してパターン形成に最適な溶解特性を持つベース樹脂の開発が課題であった。主鎖や側鎖の分子構造や配位、さらにベース樹脂の分子量や分子量分布を最適化することによって、臭素含有率40wt%の臭化レジストを開発した。ダイヤモンドメンブレンX線マスクを用いて露光した結果、従来に比べて高感度で80nmパターンが解像できることを確認している。

(3) レジスト中の電子散乱シミュレーション

X線吸収の大きい元素を含むレジストに短波長X線を照射したときにレジストから発生する電子の振る舞いを明確にすることを目的として、レジスト中の電子の広がりをモンテカルロ計算によって詳細に評価した⁽²⁾。レジスト膜厚を変えて各X線波長に対して計算された解像限界を図2に示す。ここでは、理想的な矩形(くけい)光学像を仮定し、解像性は電子の広がりだけに依存している。その結果、レジスト膜厚を70nm以下に薄膜化すると、電子がレジスト内に広がる前に膜外へ飛び出すことが判明した。さらに、0.4nm近傍の短波長X線帯域に吸収端を持つ塩素元素を含




図1. 電子ビーム描画パターン




図2. レジスト中に発生した電子による解像限界

んだレジストでは、この波長帯域のX線照射によってレジスト中で発生する電子の広がりが抑制されることを確認した。この露光条件では、露光ギャップ10μmでハーフピッチ35nmのライン&スペースパターンが解像可能である。

3.3 位相制御による解像性向上技術

PXL-II以外にも、露光X線の位相制御を行うことにより広い露光ギャップで超微細パターンを形成することができる。位相制御による解像性改善の一例を紹介する。図3に(a)新規に開発した位相シフト型X線マスクパターンと、(b)その転写結果を示す。ダイヤモンドメンブレンの表面を彫り込み、吸収体とメンブレン部の透過X線の位相差を π とすることで、マスクパターン寸法の1/3に縮小転写できることを実証した。このほかにも、位相効果を利用した様々な解像性の改善案が報告されており、更なる微細化に向けた開発がなされている。

4. ナノインプリントリソグラフィ技術


ナノインプリントリソグラフィ技術は、1997年に寸法10nmのホールパターンの転写が実証されて以来、安価な装置で超微細パターンが簡便に作製できるリソグラフィ技術として全世界で研究が精力的に行われている。

パターン形成方法は大きく分けて2種類あり、①ガラス転移温度以上に加熱した樹脂にパターン付きモールドを機械的に押し付けることによってパターンを形成する方法、②光硬化性樹脂に透明なモールドや基板を押し付けた後、光照射によって樹脂を硬化させる方法がある。いずれの方法でも樹脂を介してモールドと基板が接触することから、モールドの耐久性や付着する樹脂の低減(離型性の確保)などが課題である。

微細パターンが形成されるモールドにはSiや石英などが用いられているが、当社では、モールドの耐久性を向上させるため、Si基板上に成膜されたダイヤモンド膜にパターンを形成したNIL用ダイヤモンドモールドを開発した。ダイヤモンドは炭素原子間の結合エネルギーが高いため難加工性材料の一つであり、高アスペクト比のパターン加工を行うことが課題であった。ダイヤモンドに対して高いエッティング選択比が得られるハードマスクの探索と高い垂直性が得られるようにエッティング条件の最適化を行った結果、図4に示すハーフピッチ50nmのライン&スペースパターンを持つダイヤモンドモールドを作製することができた。もう一つの課題である離型性の確保については、Si系モールドでよく使用されるふっ素系の離型剤では効果が低いことから、各種離型材の探索やモールドの表面処理方法の開発を行っている。




(a) 新規位相シフト型X線マスク



(b) 光学像と転写結果

図3. 位相制御によるX線リソグラフィの解像性改善



(a) ダイヤモンドモールド (ハーフピッチ50nm) (b) 転写パターン (ハーフピッチ60nm)

図4. NIL用ダイヤモンドモールドと転写パターン

5. むすび

以上、ナノ加工技術の入り口であるナノリソグラフィ技術として電子ビームリソグラフィ技術、X線リソグラフィ技術、ナノインプリント技術について、その原理、課題及び開発状況を紹介した。当社では、半導体製造技術で培われたこれらの微細加工技術を他分野に展開することにより、新たな市場を開拓する新規キーデバイス実現に向けた研究開発を行っていく予定である。

参考文献

- (1) Kitayama, T., et al.: Proposal for a 50nm proximity x-ray Lithography System and Extension to 35 nm by Resist Material Selection, J. Vac. Sci. Technol., B18, 2950~2954 (2000)
- (2) Kise, K., et al.: Improvement of Resolution in X-ray Lithography by Reducing Secondary Electron Blur, J. Vac. Sci. Technol., B22, 125~130 (2004)

SR光を用いたX線反射率測定による SiO₂膜解析

河瀬和雅* 井上真雄***
上原 康*
梅田浩司**


Synchrotron Radiation X-ray Reflectivity Measurements of Silicon Oxide Film

Kazumasa Kawase, Yasushi Uehara, Hiroshi Umeda, Masao Inoue

要旨

超LSIや低温Poly-Si TFT(Thin Film Transistor)のゲート絶縁膜には一般にシリコン酸化膜が用いられるが、デバイス高性能化のため、高い絶縁特性を保ちながら極薄膜化・低温プロセス化する必要に迫られている。ゲート絶縁膜の信頼性に悪影響を与える構造不完全性因子には、膜の密度、表面・界面ラフネス、キャリアトラップ密度(Si-H, Si-OH, ひずんだSi-O-Si結合角)などがある。キャリアトラップ密度は、TDS(昇温脱離分析法)及びXPS(X線光電子分光法)、表面・界面ラフネスはAFM(原子間力顕微鏡法)により、これまで評価してきた。しかし、極薄膜の密度は定量的に評価できなかった。薄膜の密度を評価できるX線反射率法は、従来のX線源では強度不足によりnmレ

ベルの極薄膜への適用に限界があったからである。そこで我々は、SR(Synchrotron Radiation)光を用いたX線反射率測定技術を開発し、ラジカル酸化によるCVDシリコン酸化膜改質効果の評価にX線反射率測定を適用した。熱酸化膜より約10%密度の低いCVD(Chemical Vapor Deposition)シリコン酸化膜をラジカル酸化により熱酸化膜程度に高密度化できることが明らかとなった。一方、XPS及びTDS測定からキャリアトラップ密度の低減も確認され、高い改質効果を持つことが明らかになった。この手法を用いることにより、nmレベルの極薄膜の構造不完全性について定量的な評価が可能となった。



現状のゲート絶縁膜の問題点と高信頼性ゲート絶縁膜

ゲート絶縁膜の信頼性に悪影響を与える構造不完全性因子として、膜の密度、表面ラフネス、界面ラフネス、キャリアトラップ密度が挙げられる。これら構造不完全性を低減した高信頼性極薄ゲート絶縁膜形成プロセスを開発するため、X線反射率(X-Ray Reflectivity : XRR)を始めとする分析評価技術の開発、高度化が重要である。

1. まえがき

超LSIや低温多結晶シリコン薄膜トランジスタ(p-Si TFT)のゲート絶縁膜には一般にシリコン酸化膜が用いられているが、デバイスの高性能化のため、高い絶縁特性を保ちながら極薄膜化・低温化する必要に迫られている。シリコン酸化膜の電気特性を左右する重要なパラメータの一つである薄膜の密度を非破壊測定できる手法としてX線反射率法が挙げられるが、従来のX線源を用いた方法では強度不足によりnmレベルの極薄膜の分析は困難である。そこで、SPring-8の高輝度放射光を用いたX線反射率測定技術を開発し、シリコン酸化膜の密度評価に適用した。

絶縁特性に優れたシリコン酸化膜を低温形成可能な手法として、近年、ラジカル酸化が特に注目を集めている。しかし、p-Si TFTに適用した場合、p-Si膜をラジカル酸化するため、面方位による酸化レートの違いから、界面ラフネスの増加が懸念される。また、ラジカル酸化は30nm以上の厚膜形成が困難であり、CVD酸化膜を用いた現状のデバイス構造から、段階的に薄膜化することができない。そこで我々は、p-Si上にCVDシリコン酸化膜を堆積(たいせき)した後にラジカル酸化でこれを高密度化する方法を検討している。この方法の評価にX線反射率測定を適用した。一方、シリコン酸化膜の微視的な構造の均一性を調べるために、X線光電子分光法(XPS)を用いてSi-O-Si結合角のばらつきの変化を評価した。また、-OH基などの欠陥量の変化を評価するため、昇温脱離分析(TDS)を用いてH₂O放出量の変化を調べた。

2. 理 論

X線を0.1~0.5°程度の非常に浅い角度で試料に入射すると全反射が起きるが、全反射臨界角より大きな角度で入射すると表面と界面で反射されたX線が干渉する。入射角度を変えながら反射強度を測定すると、全反射臨界角を超えると急激に減少しながら振動するスペクトルが得られる。このスペクトルは、各層の密度、ラフネス、厚さに影響を受ける。多層膜でも実測データは理論曲線と非常によく一致し、フィッティングにより、これらのパラメータを決定することができる⁽¹⁾。

Si基板上にSiO₂膜が1層存在する構造の場合、X線反射率曲線を決定するパラメータは、図1に示すように、SiO₂の密度 ρ_{SiO_2} 、Si基板の密度 ρ_{Si} 、SiO₂の表面ラフネス σ_{surface} 、SiO₂/Si界面ラフネス $\sigma_{\text{interface}}$ 、SiO₂の膜厚 t_{SiO_2} 、及び測定に用いたX線の波長 λ 、X線の入射角 θ となる。

各パラメータに対してスペクトル形状がどのように変化するかをシミュレーションにより調べた結果を図2に示す。SiO₂膜の密度を変化させた場合のスペクトルの変化(SiO₂の密度はSiの密度以下とした)を図の(a)、SiO₂膜の表面ラフネスを変化させた場合のスペクトルの変化を図の(b)、SiO₂/Si界面ラフネスを変化させた場合のスペクトルの変化を図の(c)に示す。







図1. Si基板上にSiO₂が1層存在する構造におけるX線反射率解析のパラメータ



(a) SiO₂の密度に対する変化



(b) 表面ラフネスに対する変化



(c) 界面ラフネスに対する変化

フネスを変化させた場合のスペクトル変化を図の(b), SiO₂/Si界面ラフネスを変化させた場合のスペクトルの変化を図の(c)にそれぞれ示す。ここで、Si基板の密度はバルクSiの密度2.33g/cm³に固定した。なお、ダイナミックレンジは6けたの範囲で計算した。

これより、SiO₂膜のX線反射率スペクトルには、以下の傾向があることが分かった。

- (1) SiO₂膜の密度が増加すると振幅が減少する。
- (2) 表面ラフネスが減少すると減衰率が減少する。
- (3) 界面ラフネスが減少してもスペクトル形状はほとんど変化しない。

なお、膜厚については、SiO₂膜が薄くなると振動周期が長くなる。nmレベルの極薄膜の解析が困難なのは、測定可能な範囲内での振動の数が減少するためである。今回のパラメータの変化範囲内では、各パラメータ間の影響は小さく、独立な関係に近い。つまり、スペクトルを概観することにより、密度、及び表面ラフネスについて、定性的な評価が可能である。また、理論曲線に実測曲線をフィッティングすれば、パラメータの値を一義に決定できる。

3. 実験

CZ p形Si(100)ウェーハにHFラストの洗浄を施し、CVDシリコン酸化膜を750°Cで3 nm成長させた。その後Ar/O₂プラズマにより酸素ラジカルを発生させ、400°Cで処理した。Referenceとして、ラジカル酸化処理なしのCVDシリコン酸化膜、及び熱酸化膜(pyrogenic 750°C)を作製した。

X線反射率測定は、SPring-8 BL16B2で実施した。2結晶分光器で単色化されたエネルギー10keVのX線をX線反射ミラーにより高次光をカットした後、イオンチャンバにより入射X線強度 I_0 を測定し、AlフィルタによりX線強度を変化させ、試料に入射した。 $\theta - 2\theta$ ゴニオメータの θ 軸上に試料が設置され、 2θ 軸アーム上に設置されたシンチレーションカウンタによりX線の強度を測定した。

XPS測定は、ULVAC-PHI社製Quantum2000(Al K α 線励起)を用いて実施し、Si 2p_{3/2}⁴⁺ピーカー、及びO 1sピーカーの半値幅(FWHM)を調べた。TDS測定は、電子科学ESCO EMD-WA1000Sを用いて、UHV(2×10^{-9} Pa RT~900°C)中で実施し、H₂O放出量を調べた。H₂O放出量は、横軸温度に対してプロットしたm/e=18のスペクトルの面積として見積もった。

4. 結果

図3にX線反射率測定結果を示す。CVDシリコン酸化膜のX線反射率曲線は、振動しながら減衰するカーブを描いている。一方、熱酸化膜のX線反射率曲線は、振幅が非常に小さい。前述のように、振幅が小さいほど高密度である

ことから、CVD酸化膜は熱酸化膜よりも密度が低いことが明らかになった。これが、絶縁特性が劣る原因の一つと考えられる。一方、ラジカル酸化処理されたCVDシリコン酸化膜のX線反射率曲線も、振幅が非常に小さくなってしまっており、熱酸化膜とほとんど同じ曲線を描いている。したがって、CVDシリコン酸化膜は、ラジカル酸化処理により、熱酸化膜並みに高密度化されることが明らかになった。なお、減衰率はラジカル酸化処理の前後でほとんど変化しておらず、熱酸化膜とほぼ同じであり、これらの試料の表面ラフネスにほとんど差がないことが分かった。

従来のX線源ではダイナミックレンジは5けたが限界であったため、CVD酸化膜とラジカル酸化処理されたCVD酸化膜のスペクトル形状の違いは、振幅の違いか、減衰率の違いか判断できない。しかし、高輝度放射光を利用したことにより、振幅の変化、すなわち密度增加であることが初めて明確になった。

図4に、図3に示したX線反射率曲線を理論曲線にフィ




図3. SiO₂膜のX線反射率スペクトル




図4. X線反射率解析から得たSiO₂膜の密度及び表面ラフネスの酸化方法依存性

ッティングすることによって得た密度と表面ラフネスの試料間での比較を示す。 SiO_2 膜の密度はCVD酸化膜が 2.08g/cm^3 に対して、ラジカル酸化処理したCVD酸化膜では、 2.315g/cm^3 に増加しており、熱酸化膜の 2.32g/cm^3 とほとんど差がない。また、表面ラフネスは試料間でほとんど差がない。

図5に、XPS測定で得た $\text{Si } 2\text{p}_{3/2}^{4+}$ ピーク、及び $\text{O } 1\text{s}$ ピークのFWHM、及びTDS測定で得た $\text{H}_2\text{O}(m/e=18)$ 放出量の試料間での比較を示す。CVD酸化膜のFWHMは熱酸化膜のそれよりも大きいことから、結合エネルギーがわずかに異なるピークが重なり合わさっていると考えられる。これは、 $\text{Si}-\text{O}$ ネットワーク構造が粗であることや、多様な欠陥が存在するために、 $\text{Si}-\text{O}-\text{Si}$ 結合角のばらつきが大きくなるからと考えられる。ラジカル酸化処理後のFWHMは、ラジカル酸化処理なしと比較して、減少することが分かった。 $\text{Si}-\text{O}$ ネットワーク構造の緻密化による均一化や、欠陥の減少が示唆される。

一方、 H_2O 放出量は、熱酸化膜と比較して、CVD酸化膜の方が大きい。また、ラジカル酸化処理されたCVD酸化膜の H_2O 放出量は減少することが明らかになった。 $\text{Si}-\text{OH}$ 結合の減少や、 H_2O を吸収する空間が減少したことが示唆される。

5. 考 察

以上から、ラジカル酸化処理はCVDシリコン酸化膜に対して以下の効果があることが分かった。

- 密度増加
- 結合角ばらつき低下
- H_2O 放出量低下

CVD酸化膜は、 $\text{Si}-\text{O}$ ネットワークのリングサイズが大きく、密度が低い。このため、 H_2O が容易に拡散し、吸収しやすくなっている。また、結合角のばらつきが大きいことから、 $\text{Si}-\text{Si}$ 結合、 $\text{Si}-\text{OH}$ 結合、ダンギングボンドなどの欠陥が多く存在すると考えられる。このCVD酸化膜に対してラジカル酸化処理を行うと、 $\text{Si}-\text{O}$ ネットワーク




図5. $\text{O } 1\text{s}$ 及び $\text{Si } 2\text{p}_{3/2}^{4+}$ 内殻準位のXPSピークの半値幅と H_2O ($m/e=18$)放出量

の組替えが起き、リングサイズが小さくなり、密度が増加すると考えられる。その結果、 $\text{Si}-\text{O}-\text{Si}$ 結合角のばらつきが減少し、 $\text{Si}-\text{O}$ ネットワーク構造が均一化し、ストレス起因の欠陥も減少すると考えられる。また同時に、 $\text{Si}-\text{OH}$ 結合や $\text{Si}-\text{Si}$ 結合などの欠陥が減少し、 H_2O 放出量も減少すると考えられる。

6. む す び

高輝度放射光利用X線反射率測定により3 nmの超極薄シリコン酸化膜の密度と表面ラフネスを定量的に評価することが可能となり、薄膜解析に非常に有効であることを示した。また、この手法をCVDシリコン酸化膜の密度解析に適用した結果、ラジカル酸化処理は、CVD酸化膜の密度を増加させ、欠陥を低減することから、絶縁特性改善効果が期待できることを明らかにした。

参考文献

- (1) Parratt, L.G.: Surface Studies of Solids by Total Reflection of X-Rays, Phys. Rev. 95, 359 (1954)

谷村純二* 黒川博志*
川崎和重**
吉田保明**

レーザダイオードの微細構造解析

Structure Analysis of Laser Diodes

Junji Tanimura, Kazushige Kawasaki, Yasuaki Yoshida, Hiroshi Kurokawa


要旨

透過電子顕微鏡(TEM)と収束イオンビーム(FIB)装置はサブミクロンレベルの特定微小領域において原子レベルの情報を得ることができるために、材料・デバイス解析に不可欠な解析手段となっている。一方、レーザダイオード(LD)は、情報技術のキーデバイスの一つとして、その需要が急増している。LDには高い信頼性が要求されるため、その開発段階では様々な信頼性試験を実施して素子の信頼性を高めているが、信頼性試験中に動作停止したLDの停止原因を究明して適切な対策を実施していくことが重要である。

LD素子表面電極のAuめっきパターンの試作段階で、定格出力を大きく超えた最大飽和出力まで動作させて素子の信頼性を評価する試験において、LD素子の動作停止が発

生し、原因究明を実施した。その結果、表面の蒸着Au電極部分で電流集中に伴う局所的な発熱により、活性層に転位が発生して素子が動作停止することが分かった。通電中の局所的な発熱により活性層内の原子空孔が凝集して空孔型の転位ループを形成し、増殖してリッジ下で転位網を形成し、LD素子の動作停止を引き起こす機構が推定された。素子の信頼性に表面のAuめっきパターンが大きな影響を及ぼすことを見いだし、非電流注入領域端からAuめっき端までの距離を5μm以下とすることにより素子の信頼性向上を図ることができた。

本稿では、LDの微細構造解析のために開発した特定微小部の平面TEM観察用試料作製方法から、解析結果の概要を述べる。



断面・平面TEM観察用試料作製方法とTEM像

FIB装置を用いて観察点を薄片化してTEM観察する。通常の断面観察法では発光領域の一部分の観察となるが、開発した平面観察法では観察点を含む活性層全体の観察が可能となる。Auめっきパターンの試作段階で動作停止したLDを観察すると、転位がリッジ下の活性層面に発生している様子が分かる。

1. まえがき

TEMは、材料・デバイスの局所領域の構造や組成、結合状態などをナノメートルレベルの分解能で解析できる手段である。そのため、マイクロ・ナノテクノロジーの目として非常に重要な評価・解析技術となっている。また、FIB装置は、サブミクロンレベルの位置分解能で任意の特定微小領域の加工を可能とする。これらTEMとFIBを組み合わせた特定微小領域におけるナノメートルレベル解析技術は、材料・デバイス解析に極めて広く用いられている。

LDは、情報技術のキーデバイスの一つとして、CD-R, DVD-R等の情報ストレージ用光源や高速光通信の光源としてその需要が急増している。LDには高い信頼性が要求されるため、その開発段階では様々な信頼性試験を実施して設計やプロセスの問題点を明確化し、素子の信頼性を高めている。

設計やプロセスの問題点を明確化して素子の信頼性を高めるためには、信頼性試験中に動作停止したLDの停止原因を究明して適切な対策を実施していくことが非常に重要である。原因の究明には、TEMによる結晶欠陥の観察は非常に有効な情報を与える。断面TEM観察はLDの層構造及び各層における構造変化の観察に有効であり、光の出射端面での劣化現象が報告されている⁽¹⁾⁽²⁾。しかし、断面TEM観察では電子線が透過する試料厚さの制限から観察領域は発光領域の一部となるため、その中に動作停止の起源が含まれるとは限らない。そこで、LD微細構造解析のために、特定微小部の平面TEM観察技術を開発した。

本稿では、特定微小部の平面TEM観察用試料作製方法の開発と、それにより動作停止の原因を究明し対策を行った例について述べる。

2. LD素子微細構造解析

2.1 平面TEM観察用試料作製方法

図1に特定部の平面TEM観察用試料作製手順を示す。加工のポイントは、観察したい平面を断面加工できるよう




図1. 試料作製方法

に工夫したことである。FIB加工にはセイコーインスツルメンツ製SMI-9200を用いた。まず、厚さ100μm程度のLDチップを裏面から機械研磨で50μm程度まで薄くする(a)。次に、観察したい部分のリッジ端から1～2μm程度のところにリッジと平行な溝と垂直な溝を、FIBを用いて形成する(b)。この溝をけがき線として、顕微鏡下でピンセットを用いてへき開する(c)。活性層付近はFIB加工で応力が加わることなく切断されており、GaAs基板部分のへき開は容易である。以上で、観察したい平面を断面加工できる状態となる。

ここでチップを90°回転して(d)に示すように、側面から活性層から下の層を加工する。さらに(e)に示すように観察したい活性層を残すように活性層上部を加工・薄片化する。このようにして作製した薄片試料をTEM内に挿入し、(f)に示すとおりに平面方向から電子線を入射することにより特定微小部の平面TEM観察が可能となる。

2.2 試作素子での動作停止現象

LDの表側には電極としてAuめっきが施されている。リッジ導波型のLDにおいて表面のAuめっきパターンの試作検討をしていた段階で、Auめっき端を非電流注入領域端から5μm以上離した場合、定格出力を大きく超えた最大飽和出力まで動作させて素子の信頼性を評価する試験(Pmax試験)において、LD素子が動作停止する現象が発生した。チップ端から非電流注入領域端まで25μmのパターンの場合に動作停止直前の電流値まで通電した状態でのチップ前端面付近の赤外線顕微鏡像を図2に示す。赤外線顕微鏡はQFI社製InfraScope IIを使用した。空間分解能は約3.5μm、温度分解能は約0.1°Cである。Auめっき端付近のリッジ上が白くなっているのが分かる。更に電流を増加させるとLD素子が動作停止し、局所的な発熱は観察されなくなった。チップ表面はGaAsコンタクト層、蒸着Au、Auめっきからなっており、各層の厚さと抵抗率からAuめっき端部の蒸着Auに電流集中が起きることが判明した。一方、動作停止しない非電流注入領域端からめっき端まで5μm以下のパターンの場合には、局所的な発熱は発生しなかった。したがって、定格出力を大きく超えた最大飽和出力まで動作させた通電によりAuめっき端の蒸着Au部分に電流集中が発生し、これに




図2. 通電中の赤外線顕微鏡像

伴う局所的な発熱による素子の動作停止であることが分かった。そこで、この現象について、Auめっき端の平面TEM観察試料を作製し、動作停止に伴う素子の結晶欠陥発生状態を調べた。

2.3 平面TEM観察結果

非電流注入領域端からAuめっき端まで $25\mu\text{m}$ のパターンの素子のPmax試験で動作停止した素子の平面TEM像を図3に示す。(a)はAuめっき端から $20\mu\text{m}$, (b)はAuめっき端付近の位置の像である。TEM観察は日本電子製JEM-4000EXを用いて行った。なお、図中にはリッジ位置を破線で示している。Auめっき端 $20\mu\text{m}$ の位置からAuめっき端にかけて転位網が発生していることが明瞭(めいりょう)に分かる。転位網の先端部からチップ端側には転位は全く存在しない。ステレオ観察から、転位網はある平面に存在し、上下の層には伝搬していないこと、貫通転位も存在しないことが分かった。一方、動作停止する直前まで通電したLD素子では転位網は全く存在しなかった。これらの結果から、このLD素子の動作停止はこれまでに報告されている貫通転位を起点として転位が活性層内に伝搬すること⁽³⁾⁽⁴⁾ではないこと、あらかじめ存在する転位ループや積層欠陥などの2次欠陥を起点とするものでもないことが分かった。

転位の起源を明らかにするため、更に詳細に転位を解析した。図4に転位網の先端部を複数の回折条件で観察した回折コントラスト像を示す。回折条件は(a)は $g=400$, (b)は $g=040$, (c)は $\bar{g}=220$, (d)は $g=220$ である。先端の転位ループに注目すると、 $g=040$ で回折方向と平行な転位線の像が




図3. 動作停止したLDの平面TEM像




図4. 転位網先端部の回折コントラスト像

消失している。他の回折条件では転位線は消失しない。回折コントラスト像では回折ベクトル g 、転位の変位の方向と大きさを示すバーガースベクトル b 、転位線の方向 u が $g \cdot (b \times u) = 0$ の場合、転位線は消失する。これから発生した転位は $b = (a/2) <101>$ タイプの完全転位であると結論される。

さらに、転位網先端の転位ループを用いて転位ループの型の決定を行った。インサイドアウトサイド法による回折コントラスト像を図5に示す。(a)は $g=33\bar{1}$, (b)は $g=\bar{3}\bar{3}1$ で撮影したものである。いずれも回折条件からのずれ(sg)は正の条件で撮影している。 $g=33\bar{1}$ では転位ループの外側、 $g=\bar{3}\bar{3}1$ では内側に黒いコントラストが発生している。黒いコントラストは転位ループ周辺での格子面の曲がりにより発生し、 g の方向と転位ループの傾きから、この転位ループは原子空孔が凝集した空孔型の転位ループであることが結論された。

2.4 転位発生機構の考察

このAuめっきパターン試作時に発生したPmax試験におけるLD素子の動作停止は、表面の蒸着Au部分で電流集中に伴う局所的な発熱により、活性層に転位が発生し、増殖するためであることが分かった。また、転位ループの発生は、あらかじめ結晶に存在する貫通転位や積層欠陥などの2次欠陥を起点とするものではない。ここで発生した転位は活性層の結晶面(001)内で増殖・伝搬するが、バーガースベクトルは $b = (a/2) <101>$ タイプのもので、活性層の結晶面(001)内にない。結晶の滑り面(GaAs結晶の場合(111)面)以外の面で転位が伝搬することを転位の上昇速度と呼ぶが、転位の伝搬には原子空孔や格子間原子が介在することが必要となる⁽⁵⁾。転位ループが空孔型であったことと合わせて、転位の発生・伝搬には原子空孔が深く関与していることが推定される。通電中の発熱により活性層内の原子




図5. 転位網先端部のインサイドアウトサイド法による回折コントラスト像

空孔が凝集して空孔型の転位ループを形成し、さらに空孔を吸収して増殖・伝搬し、リッジ下で転位網を形成してLD素子の動作停止を引き起こす機構が推定される。

3. む す び

LD素子の微細構造解析のために特定微小部の平面TEM観察用試料作製技術を開発し、表面電極のAuめっきパターンの試作段階で発生したLD素子の動作停止機構解明を実施して以下の知見を得た。

- (1) Auめっきパターン試作時に発生したPmax試験におけるLD素子の動作停止は、Auめっき端の蒸着Au部分で電流集中に伴う局所的な発熱により活性層に転位網が発生するためである。
- (2) 通電中の局所的な発熱により活性層内の原子空孔が凝集して空孔型の転位ループを形成し、さらに空孔を吸収して増殖し、リッジ下で転位網を形成してLD素子の動作停止を引き起こす機構が推定された。

これらの検討から素子の信頼性にAuめっきパターンが大きな影響を及ぼすことが判明し、非電流注入領域端からAuめっき端までの距離を5μm以下とすることにより素子

の信頼性向上を図ることができた。今回得られた知見は他のLD製品に展開するとともに、原子レベルの評価・解析で得られた知見を材料・デバイス開発にフィードバックすることによって製品の信頼性向上を図っていく。

参 考 文 献

- (1) Mallad, R.E., et al.: EBIC and TEM analysis of catastrophic optical damage in high power GaAlAs/GaInAs lasers, Proc. SPIE Int. Soc. Opt. Eng., **3004**, 145~150 (1997)
- (2) Yabuuchi, Y., et al.: Failure analysis of laser diodes by SEM and TEM, J. Electron Microscopy, **48**, No. 6, 791~794 (1999)
- (3) Petroff, P., et al.: Rapid degradation Phenomenon in heterojunction GaAsAs-GaAs lasers, J. Appl. Phys. **45**, No. 9, 3899~3903 (1974)
- (4) Hutchinson, P.W., et al.: Defect structure of degraded heterojunction GaAsAs-GaAs lasers, Appl. Phys. Lett. **26**, No. 5, 250~252 (1975)
- (5) 鈴木秀次: 転位論入門, アグネ社, 94 (1967)

湿度環境下における化合物半導体の拡散現象解析

白水達也*
佐々木 肇**

Diffusion Phenomena Analysis under the Humidity Environment of Compound Semiconductor

Tatsuya Shiramizu, Hajime Sasaki

要旨

近年、素子の信頼性に対する要求が高くなりつつあり、素子の保護の役割を持つパッシベーション膜の耐湿性向上や湿度環境下での素子劣化現象の解明が急務となっている。


湿度環境下における高周波素子の劣化現象の解明を目的に、耐湿試験によるパッシベーション膜(SiN_x 膜, SiO_xN_y 膜)とGaAs基板との界面現象について二次イオン質量分析法(SIMS)を用いて解析した。GaAs基板上に SiN_x 膜をP-CVD(Plasma activated Chemical Vapor Deposition: プラズマ化学的気相成長法)により成膜した後、PCT(Pressure Cooker Test: 条件121°C, 100%RH, 2 atm)による耐湿試験を行い、SIMSデプスプロファイル分析を実施し、PCTによる元素深さ分布の変化を評価した。

その結果、耐湿試験に伴う膜表面からのO、界面からの

Ga及びAsの SiN_x 膜への拡散を確認した。これら拡散現象は、乾燥空气中120°C試験では発生せず、水分存在下で発生することが分かった。

耐湿試験により劣化した高周波素子には、 I_d の減少、ゲートラグ発生、耐圧増加といった界面準位の発生を示す素子特性変化が生じる。従来、湿度環境下における界面準位発生はパッシベーション膜を透過した水分が界面を酸化させる現象と考えていたが、この結果から、界面からパッシベーション膜への基板元素の拡散も関係する可能性があることが分かった。

本稿では、上記実験及び解析の詳細とともに、 SiO_xN_y パッシベーション膜と SiN_x 膜と比較した結果も述べる。



SIMSによる SiN_x 膜耐湿性評価による素子特性劣化機構究明

GaAs基板上に SiN_x 膜を形成したものを耐湿試験(PCT: 121°C, 100%RH, 2atm)にかけ、耐湿試験前後の元素深さ方向分布の違いをSIMS分析法を用いて解析した結果、基板元素の拡散が起きていたことが判明した。湿度環境下での素子特性劣化機構は、基板元素が拡散したことによる界面準位発生の可能性がある。

1. まえがき

SIMSは、種々の材料・デバイス表面分析技術の中でも最高の感度を持ち、数μm深さ領域内のppmレベルの微量元素を検出できる手法である。そのため、特に微量な汚染が特性に影響しppmレベルでドーパント量を制御する必要のある半導体分野において、非常に重要な分析技術となっている。また、SIMSの得意とするデプスプロファイル法を用い、微量元素の深さ方向の分布を解析・評価することができ、固体中の拡散現象の評価・解析に広く用いられている。

SiN_x 膜や SiO_xN_y 膜は、GaAs半導体素子にパッシベーション膜として広く用いられている。パッシベーション膜は、素子の信頼性確保に非常に重要な役割を持っている。近年、素子の信頼性に対する要求は非常に高くなりつつあり、パッシベーション膜の耐湿性向上や湿度環境下での素子劣化現象の解明が急務となっている。パッシベーション膜の耐湿性に関して幾つか報告があるが⁽¹⁾⁽²⁾、素子特性に重要なパッシベーション膜と化合物半導体との界面現象に着目した報告はない。

HEMT(High Electron Mobility Transistor)の構造模式図を図1に示す。また、耐湿試験前後の電気特性変化の一例を図2に示す。図2は $I_d - V_d$ 測定結果であり、耐湿試験後でわずかに I_d の低下が認められる。この $I_d - V_d$ 測定はDCバイアスで行ったものであるが、これをパルスバイアスにすると更なる低下が認められ、ゲートラグが発生したことが分かった。また、耐圧(BV_{d0})も増加していた。これら

の特性変化は、パッシベーション膜/AlGaAs電子供給層界面における界面準位の発生を指し示すものであり、界面の酸化等の劣化メカニズムが想定される。

本稿では、湿度環境下での素子特性劣化メカニズムを解明することを目的として、GaAs基板表面に SiN_x 、 SiO_xN_y といったパッシベーション膜を形成し、耐湿試験における元素分布の変化をSIMSで評価・解析した内容を述べる。

2. 実験条件

2.1 試料作成及び耐湿試験条件

自然酸化膜エッチング除去後のGaAsウェーハ上に SiN_x 及び SiO_xN_y 膜をP-CVDにより形成した。

耐湿試験として、121°C、100%RH、2atm条件のPCTを実施した。また、水分存在の影響を評価するために、120°Cの乾燥空气中に SiN_x 膜試料を放置する試験も行った。

2.2 SIMS分析条件

SIMS分析にはCAMECA社製のIMS-6F装置を用い、8.0keV、50nAの Ar^+ を一次イオンとして試料表面の250μm×250μm領域に照射し、照射領域中心部の60μmφ領域からの二次イオンを取得した。絶縁膜分析時に発生する試料表面電荷を補償するために、電子線を試料分析面の法線方向から照射しながら測定を実施した。なお、実験中の装置内真空度は約 4×10^{-7} Paであった。SIMSデプスプロファイルデータはスパッタ時間の横軸で出力され、これが試料の深さを示す尺度となる。各試料のパッシベーション膜厚をエリプソメータで計測し、スパッタ時間を深さに換算した。

3. 実験結果

3.1 耐湿試験に伴う拡散現象

図3に耐湿試験前後の SiN_x/GaAs 試料のSIMSデプスプロファイルを示す。二次イオンとして、 ${}^1\text{H}^+$ 、 ${}^{16}\text{O}^+$ 、 ${}^{30}\text{Si}^+$ 、 ${}^{42}\text{SiN}^+$ 、 ${}^{69}\text{Ga}^+$ 、 ${}^{75}\text{As}^+$ を検出した。図(a)は耐湿試験前、(b)と(c)は耐湿試験後でそれぞれ試験時間 t_1 、 $t_2 (> t_1)$ である。元素の深さ方向分布は耐湿試験に伴って図の(a)から(b)へ、(b)から(c)へ変化したことになり、表面から酸素(O)が SiN_x 膜中へ拡散し、界面から基板元素であるガリウム(Ga)及びヒ素(As)が SiN_x 膜中へ拡散したことが分かった。また、耐湿試験前後で界面に検出されるO強度に変化はなく、耐湿試験による界面の酸化は認められない。この結果から、耐湿試験における現象として、界面が酸化するより先に基板元素の拡散が生じると言える。

図4に、120°C乾燥空气中に時間 t_1 だけ保持した SiN_x/GaAs 試料のSIMSデプスプロファイルを示す(注:図3の SiN_x とは成膜条件が異なる)。図3のような拡散現象は起きていないことから、耐湿試験で認められた拡散現象は試験環境中の水分の存在が影響することが明確である。




図1. HEMTの構造模式図




図2. 耐湿試験前後の $I_d - V_d$ 特性変化

3.2 SiN_x 膜と $\text{SiO}_{x,y}$ 膜との比較

$\text{SiO}_{x,y}/\text{GaAs}$ 試料についても同様にSIMS分析を行った。 $\text{SiO}_{x,y}$ 膜は SiN_x 膜に比べOを多く含む。SIMS分析はO濃度により感度が増加するため、 $^{30}\text{Si}^+$ 信号強度取得時のみ-70Vのオフセット電圧を印加した。図5の(a)と(b)に耐湿試験前後の $\text{SiO}_{x,y}/\text{GaAs}$ 試料のSIMSデプスプロファイルを示す。 SiN_x/GaAs の評価結果と同様に、表面からのO、界面からのGa及びAsの $\text{SiO}_{x,y}$ 膜中への拡散が認められた。

SiN_x/GaAs と $\text{SiO}_{x,y}/\text{GaAs}$ を比較する。大きな違いは表面からのOの拡散量である。 SiN_x 膜の場合、耐湿試験時間 t_2 でもO拡散は数10nm程度であるが、 $\text{SiO}_{x,y}$ 膜の場合、単純な拡散ではなく、O濃度増加及びN濃度低下の組成変化を

引き起こしながらのものであることが図の(a)と(b)を比較すると分かる。耐湿試験時間 t_2 後では $\text{SiO}_{x,y}$ 膜全体が組成変化し、膜厚も厚くなっていた。

成膜後の各膜中へGa及びAsをイオン注入した濃度標準試料を用い、耐湿試験時間 t_2 のGa及びAsの拡散プロファイルを定量化し重ねてプロットしたものを図6に示す。膜種によらず、AsよりGaの方が拡散は顕著であることが分かる。Ga及びAsの拡散距離については SiN_x の方が $\text{SiO}_{x,y}$ より長いが、界面近傍におけるGa濃度は $\text{SiO}_{x,y}$ の方が約1けた高く 10^{22}atoms/cm^3 台であり、基板側から拡散したGa及びAsの原子数は $\text{SiO}_{x,y}/\text{GaAs}$ の方がかなり多いと言える。




図3. 耐湿試験前後の SiN_x/GaAs のSIMSデプスプロファイル




図4. 乾燥空気中120°C・試験時間 t_1 後の SiN_x/GaAs 試料のSIMSデプスプロファイル




図5. 耐湿試験前後の $\text{SiO}_{x,y}/\text{GaAs}$ のSIMSデプスプロファイル




図6. SiN_x , SiO_xN_y それぞれへのGa, Asの拡散プロファイル(PCT t_2 後)

4. 素子劣化メカニズムの考察

従来、素子の劣化メカニズムはパッシベーション膜を透過した水分によるパッシベーション膜/AlGaAs電子供給層界面の酸化と考えてきたが、今回の実験結果から、湿度環境下でパッシベーション膜/GaAs基板界面で発生する現象は、界面の酸化より基板元素の外方拡散の影響が大きいことが分かった。基板元素の拡散が起きた場合、基板表面には多数の欠陥が生じると考えられる。今回の実験は基板としてGaAsを用いたが、実際のデバイス構造であるパッシベーション膜/AlGaAs電子供給層界面でも同様の現象が生じることが想像される。以上から、湿度環境下での界面準位発生による素子特性劣化は、パッシベーション膜と電子供給層の界面近傍に生成する欠陥によると推察され

る。また、基板元素のパッシベーション膜への拡散する原子量が著しいほど多くの欠陥が生じるため、パッシベーション膜として SiN_x と SiO_xN_y を比較した場合、拡散量の少ない SiN_x 膜の方がパッシベーション膜に適すると言える。

5. むすび

高周波素子の湿度環境下でのデバイス特性劣化機構解明のために、耐湿試験前後のGaAs基板上パッシベーション膜についてSIMSを用い界面の深さ方向元素分布を評価した結果、以下の知見を得た。

- (1) 湿度環境下において、基板元素の外方拡散が起きることが分かった。ゲートラグの発生、耐圧の増加といったデバイス特性劣化は、外方拡散により生じた欠陥が界面準位となるために生じると推察される。
- (2) 湿度環境下で基板からパッシベーション膜へ拡散する元素量を SiN_x を用いた場合と SiO_xN_y を用いた場合とで比較した結果、 SiO_xN_y の方が多かった。耐湿性は、 SiO_xN_y より SiN_x 組成の方が優れると推定される。

参考文献

- (1) Lin, H., et al.: Moisture-resistant Properties of SiN_x films Prepared by PECVD, *Thin Solid Films*, **333**, 71~76 (1998)
- (2) Dyer, T.W.: Moisture Instability of Borophosphosilicate Glass and the Effects of Thermal Treatment, *J. Electrochem. Soc.*, **145**, No.11, 3950~3956 (1998)

微小ポリシリコン構造体における強度と表面粗さの関係

濱田 繁* 堀川牧夫***
谷 周一* 大谷 浩***
番 政広**

Relation between Strength and Surface Roughness of Micro Polycrystalline Silicon Structure

Shigeru Hamada, Shuichi Tani, Masahiro Tsugai, Makio Horikawa, Hiroshi Otani

要 旨


近年、市場における電子機器の小型化・高密度化の要求に伴い、MEMS(Micro Electro Mechanical System)⁽¹⁾と呼ばれる、微細な機械的構造を持つ電子部品の適用が拡大されつつある。

MEMSに用いられる構造材料の一つとして、多結晶シリコン(poly-Si)が挙げられる。前報⁽²⁾で、微小poly-Siの強度試験を行い、強度データを取得することにより、poly-Siを用いた構造における強度設計の指針を示した。しかし、量産を行う際には強度のばらつきを考慮する必要がある。強度をばらつかせる要因は種々考えられるが、この研究ではpoly-Siの表面粗さに着目し、強度に及ぼす表面粗さの影響を調査した。ウェーハプロセスによって成膜されるpoly-Siの表面状態はウェーハ面内又はロット内で

もばらつきが生じる。そのため、量産に際してのプロセス管理の意味においても、表面状態(粗さ)と強度の関係を明確にする必要がある。

そこで、強度に及ぼす表面粗さの影響を明らかにするため、微小片持ち梁(ばり)の曲げ試験及びAFM(原子間力顕微鏡)による表面粗さ測定を行った。その結果、以下の点を明らかにした。

- (1) poly-Siの曲げ破断強度と表面粗さには相関がある。
- (2) 表面粗さの影響は、粗さ測定によって得られる最大高さ(R_{max})をpoly-Si表面に入った欠陥とみなして、 \sqrt{area} を用いた評価を行うことによって定量化されると考えられる。なお、 \sqrt{area} は、欠陥を主応力方向に投影した面積の平方根である。



微小ポリシリコン構造体の強度特性評価用試験片と試験結果

前報⁽²⁾に引き続き、微小ポリシリコン構造体の強度特性に及ぼす粗さの影響を評価するため、片持ち梁試験片を作製し、曲げ試験及びAFMによる粗さ測定を行った。図は試験片の形状及び試験・測定結果を示すものである。

1. まえがき

近年、市場における電子機器の小型化・高密度化の要求に伴い、MEMSと呼ばれる、微細な機械的構造を持つ電子部品の適用が拡大されつつある。

MEMSに用いられる構造材料の一つとして、多結晶シリコン(poly-Si)が挙げられる。前報で、微小poly-Siの強度試験を行い、強度データを取得することにより、poly-Siを用いた構造における強度設計の指針を示した。しかし、量産を行う際には強度のばらつきを考慮する必要がある。強度をばらつかせる要因は種々考えられるが、この研究ではpoly-Siの表面粗さに着目し、強度に及ぼす表面粗さの影響を調査した。ウェーハプロセスによって成膜されるpoly-Siの表面状態はウェーハ面内又はロット内でもばらつきが生じる。そのため、量産に際してのプロセス管理の意味においても、表面状態(粗さ)と強度の関係を明確にする必要がある。

2. 試験方法と結果

2.1 試験片

試験には、2つのロット(A, B)から得られた試験片を用いた。ロットAの試験片は通常のウェーハプロセスで成膜を行い、ロットBの試験片は、ウェーハプロセスの最終エッティング工程を調整することにより、表面粗さ(最大高さ)が通常50nm程度なのに対して、140nm程度に悪化するように成膜した。

試験片形状を図1に示す。この試験片は、表面マイクロマシニングプロセスにより、3.5μm厚のpoly-Si薄膜から作製した。基板は単結晶シリコンであり、片持ち梁と基板の隙間(すきま)は2μmである。また、試験片根元部にはほぼ曲率半径1μmのRが存在する。これは表面マイクロマシニングプロセスによるものである。

試験片の写真を図2に示す。図の(a)が通常のプロセスを経た試験片の表面状態であり、図の(b)が表面状態を悪化させた試験片である。

2.2 強度試験

強度試験の方法は前報と同様で、片持ち梁の曲げ試験を行った。




図1. 試験片形状(単位: μm)


室温大気中で行った。図1に示した片持ち梁試験片に対して、超微小硬度計を用いた曲げ試験によって破断強度を取得した。

図3に試験結果を示す。図中の曲げ破断強度は、前報で示したFEM(有限要素法)数値解析を用いて得られた破断時に梁(はり)に発生する最大応力である。また、図中の矢印付きデータは、破断前に梁先端が基板に接触したため生じた非破断のデータを示す。図3から、表面粗さを変えたロットによって曲げ破断強度に差が生じているのが分かる。また、ロット内においても曲げ破断強度に差が生じている。

図4に破面の一例を示す。破壊の起点が明確に確認できる。破壊起点は、梁の根元の引張側表面である。また、破面には他の脆性(せいせい)材料と同様なりバーパターン⁽³⁾(破面に観察される、き裂の進行方向を示す条痕(じょうこん))が確認できる。

2.3 表面粗さ測定

強度試験を行った試験片と同一のチップについて、AFMを用いた表面粗さ測定を行った。測定には、Digital Instruments社製Nano Scope IIIaを用いた。測定範囲は試験片梁の幅と同じ5μm領域とした。同一チップに対して3点測定を行い、平均をその試験片における表面粗さと



(a) 通常表面状態試験片(ロットA) (b) 表面状態悪化試験片(ロットB)

図2. 試験片の光学顕微鏡写真





図3. 強度試験結果



(a) 破面の全体像
(矢印は破壊起点を示す)
(b) 破壊起点付近拡大図
(矢印はき裂の進展方向を示す)

図4. 破断した試験片の破面

した。

図5に表面粗さ測定結果の一例を示し、図6に全試験片の表面粗さ測定結果を示す。図5に示すように、用意した試験片間で、表面粗さは最大約3.5倍異なっている。

また、図3との比較を行うと、破断強度の高い試験片の表面粗さは小さく、低い試験片の表面粗さは大きくなっているため、破断強度と表面粗さの間には相関があるものと考えられる。

3. 考察

3.1 強度に及ぼす表面粗さの影響

図7に、曲げ試験によって得られた曲げ破断強度とAFMによる表面粗さ測定によって得られた表面粗さの関係を示す。図から、曲げ破断強度と表面粗さ(R_{max})には相関があることが分かる。

3.2 表面粗さの定量的評価

以上の検討から強度と表面状態の相関が得られたが、得られた結果からpoly-Si素材の強度を普遍的に表現するため、破壊力学の考え方を導入する。




図5. 表面粗さ測定結果例(図2と同一チップ)




図 6. 全試験片の表面粗さ測定結果




図7. poly-Siにおける強度と表面粗さの関係

村上⁽⁴⁾は、図8(a)に示すような表面欠陥を持つ構造に応力(σ)が作用する際の作用応力拡大係数(K_I)の最大値を以下の式で評価できることを示している。

ここで、areaは欠陥を主応力方向に投影した面積を表す。また、図の(b)に示すような極端に浅く長い表面き裂($L > 10a$)についてのareaのとり方として、以下の式を提案し、評価可能であることを示している⁽⁴⁾。

この試験で用いた試験片について、表面粗さを欠陥とみなし、最大高さを欠陥深さと考え、欠陥を持つpoly-Siの強度を示す値である破壊じん性値を求める。試験片幅(5 μm)に対する欠陥深さは十分に式(2)が成り立つ条件($L > 10a$)を満たしているため、式(2)が適用可能と考える。また、図の(a)は引張型負荷の場合であり、この研究においては曲げ負荷ではあるが、曲げを受ける断面の厚さ方向の寸法に対して欠陥と考える寸法(=表面粗さの寸法)は表面の非常に薄い寸法であるため、引張型負荷としても大きな影響はないものと考える。したがって、図の(c)の模式図に示すように、表面粗さを欠陥面積(area)へ変換した。

式(1)及び式(2)をこの試験に適用し、poly-Siの破壊じん性値を評価した結果を図9に示す。この試験における平均の破壊じん性値は、 $1.47[\text{MPa}\sqrt{\text{m}}]$ となった。Ballariniら⁽⁵⁾が報告している値 $1.0[\text{MPa}\sqrt{\text{m}}]$ と比較して大きな値となつたが、その原因としては①成膜条件の違い、②この研究




図8. 欠陥の形状と表面粗さ




図9. poly-Siの破壊じん性値

では欠陥同士の干渉効果を考慮していない(考慮すると破壊じん性値は小さくなる), 等が考えられる。

以上示したpoly-Siの強度評価においてこの研究では以下の点を考慮に入れていないため, これらを今後の課題とする。

- (1) 表面粗さを欠陥に置き換えた際の欠陥同士の干渉効果
- (2) 表面粗さと前報で示した寸法効果を総合的に考慮したpoly-Siの強度

4. む す び

MEMS材料として多用される多結晶シリコン(poly-Si)の強度に及ぼす表面粗さの影響を明らかにするため, 微小片持ち梁の曲げ試験及びAFMによる表面粗さ測定を行った。その結果, 以下の点を明らかにした。

- (1) poly-Siの曲げ破断強度と表面粗さには相関がある。
- (2) 表面粗さの影響は, 表面粗さ測定によって得られる最大高さ(R_{max})をpoly-Si表面に入った欠陥とみなして,

\sqrt{area} を用いた評価を行うことによって定量化されると考えられる。

参考文献

- (1) Senturia, D. S. : *Microsystem Design*, Kluwer Academic Publishers (2000)
- (2) 濱田 繁, ほか: 微小ポリシリコン構造体の強度特性評価, 三菱電機技報, 75, No.11, 713~716 (2001)
- (3) Hull, D. : *Fractography*, Cambridge University Press (1999)
- (4) 村上敬宜: 金属疲労 微小欠陥と介在物の影響, 養賢堂 (1993)
- (5) Ballarini, R., et al. : Effects of Microstructure on the Strength and Fracture Toughness of Poly-silicon: A Wafer Level Testing Approach, ASTM STP, 1413-13 (2001)



特許と新案***

三菱電機は全ての特許及び新案を有償開放しております

有償開放についてのお問合せは

三菱電機株式会社 知的財産専門部

電話(03)3218-9192(ダイヤルイン)

半導体装置の製造方法および赤外線イメージセンサの製造方法 米国特許第6,576,556号

発明者 木股雅章, 中木義幸


この発明は、立体構造の形成を目的とした半導体装置の製造方法に関し、特に非冷却型の赤外線イメージセンサの製造方法に関するものである。

従来の非冷却赤外線イメージセンサでは、複数箇所のエッティングホールから半導体基板内にエッティングガスを導入することにより中空部分(200)を形成するため、それぞれのエッティングホール(41~44)下で最もエッティングが進行する。このため、端部でエッティングを防止するエッティングストップ(301, 302)を深く作製する必要があるが、このようなトレンチ状の溝形成は非常に困難である。

この発明は、こうした従来の方式の問題点を解消するためのもので、第1のエッティングホール(41~44)を犠牲層で閉じた状態で第2のエッティングホール(401)からエッティングガスを導入して半導体基板(1)に中空部分(200)を形成する。この後、犠牲層用のエッティングガスを導入し犠牲層を

除去する。

このような製造方法を用いることで、半導体基板中の中空部分(200)のエッティング形状は立体構造の中心付近に設けた第2のエッティングホール(401)直下で最も深く、端部になるに従い浅くなるため、従来のような深いエッティングストップを形成する必要がなく生産性が向上する。



グレーティングの作製方法 米国特許第6,690,860号(特開2002-196158)


発明者 松本貞行, 大平卓也, 高林正和, 吉新喜市, 松野 繁, 竹谷 元, 星崎潤一郎

この発明は、光ファイバや光導波路に紫外レーザ光を照射して屈折率変調を形成するグレーティングの作製方法、特に光通信システムに用いられる帯域通過フィルタや分散補償デバイスに用いる高性能ファイバグレーティングの作製方法に関するものである。

光通信で用いられるファイバグレーティングでは、主反射帯の近傍に発生するサイドロープの抑制や群遅延リップル低減のため、屈折率変調に所定の分布を設けたアポダイズグレーティングが用いられる。一般に、ファイバグレーティングは光軸に沿って所定の照射量分布で紫外レーザ光を照射することにより作製される。従来、アポダイズグレーティングは、直径1mm前後の紫外レーザ光を光ファイバに沿って走査照射する際に、紫外レーザ光の強度や走査速度を調整して所定の照射量分布となるようにしていた。しかし、従来の方法では、紫外レーザ光照射による光ファイバの局所熱膨張がグレーティングピッチの位相エラーの原因となり、狭帯域なグレーティングや低群遅延リップルの分散補償グレーティングなどの作製を困難にしていた。

この発明のグレーティングの作製方法は、図に示すように、光ファイバの光軸に沿って紫外レーザ光を走査し、コアに屈折率変調を形成してグレーティングを作製する方法

であって、グレーティングの光軸方向に対して所定の照射量分布となるように照射範囲を制御して紫外レーザ光の走査を複数回行うものである。これにより、光ファイバの局所熱膨張を最小に抑えることができるため、グレーティングの位相エラーを最小にして高精度なファイバグレーティングの作製が可能となる。





特許と新案***

三菱電機は全ての特許及び新案を有償開放しております

有償開放についてのお問合せは

三菱電機株式会社 知的財産渉外部

電話(03)3218-9192(ダイヤルイン)

シリコンウエハ表面の不純物回収方法及びその装置 特許第3336898号(特開平10-242228)


発明者 中 慶朗

この発明は、シリコンウエハ表面不純物量評価における表面に酸化膜、窒化膜又は酸化窒化膜が形成されたウエハ表面の不純物回収方法及びその装置に関するものである。

従来の回収方法では、ウエハの搬送キャリアやピンセット等に接触するウエハ端部の表面不純物も含めたウエハ全面を回収するため、局所的な不純物も含めて分析に呈する可能性があった。その結果、ウエハプロセスで生じるウエハ表面の平均的な汚染量を把握する場合に、十分な精度を保つ定量分析が困難となる問題があった。

この発明は、上記の問題を解決するためになされたもので、図に示すように、(a)ウエハ端部を前処理用溶液(0.01~30%未満のHF水溶液)に浸漬し、ウエハを回転することで端部の膜を分解するとともに端部表面の不純物を除去した後、(b)ウエハを0.5度~30度に傾斜させて配置し、下方に不純物回収用溶液を滴下して、(c)一定時間放置した後に、(d)その滴下液を捕集することで不純物を回収するものである。

これにより、不純物回収用溶液の端部への進入や不純物回収反応液滴の分散を防ぐことができ、反応液滴が一定時間後には自然とウエハの一か所に集まるため、回収操作が容易になる。ウエハ端部表面の膜を分解除去することにより、端部の局所的な汚染物を回収せず、ウエハ表面の平均的な不純物のみを回収するため、分析値の正確度が向上する。



〈本号記載の商標について〉

本号に記載されている会社名、製品名はそれぞれの会社の商標又は登録商標である。

〈次号予定〉 三菱電機技報 Vol.78 No.7 特集「高速電力線通信技術」

三菱電機技報編集委員 委員長 三嶋吉一 委員 小林智里 長谷川裕 堤清英 桑原幸志 村松洋 松本修 浜敬三 藤原正人 中川博雅 瀬尾和男 部谷文伸 黒畑幸雄 山木比呂志 事務局 松本敬之 本号取りまとめ委員 番政広 黒川博志 URL http://www.MitsubishiElectric.co.jp/giho/	三菱電機技報 78巻6号 (無断転載・複製を禁ず) 編集人 三嶋吉一 発行人 松本敬之 発行所 三菱電機エンジニアリング株式会社 e-ソリューション&サービス事業部 〒102-0073 東京都千代田区九段北一丁目13番5号 日本地所第一ビル 電話 (03)3288局1847 印刷所 株式会社 三菱電機ドキュメンテクス 発売元 株式会社 オーム社 〒101-0054 東京都千代田区神田錦町三丁目1番地 電話 (03)3233局0641 定価 1部735円(本体700円) 送料別 三菱電機技報に関するお問い合わせ先 cep.giho@ml.hq.melco.co.jp
--	---

スポットライト

三菱半導体加速度センサ“MAS1390P”

三菱半導体加速度センサMAS1390Pは、最新のマイクロマシニング技術を適用した高性能加速度センサです。従来製品と比較して小型化・高精度化・低価格化が実現され、一般民生用途を中心に幅広い分野での応用が可能となりました。

特長

(1) 業界最高レベルの高性能化を実現

半導体マイクロマシニング技術であるDRIE(Deep Reactive Ion Etching)プロセスにより製作した小型・高感度のセンサチップに加え、微小の容量変化を高精度に検出する信号処理回路技術により、当社従来製品と比較して加速度検出精度を2倍にしたほか、オフセット電圧の温度ドリフト量を1/2以下に抑え




図1. 加速度センサの外観及び内部構造




図2. 加速度センサの回路構成




図3. 出力特性例 (1) (傾斜角に対する出力)

て傾斜角の検出精度を向上させ、業界最高レベルの性能を実現しました。

(2) 周辺チップの内蔵により低価格化・小型化を実現

低応力パッケージング技術により、センサチップと信号処理用ICの2チップを内蔵することを可能とし、低価格化と実装スペースの縮小を実現しました。

応用例

プロジェクトの台形補正、カーナビの高度差検出など、様々な民生・産業機器の傾斜角検出制御、振動制御システムに幅広く適用可能です。




図4. 出力特性例 (2) (加速度に対する出力)




図5. 製品応用例 (1) (プロジェクタ)




図6. 製品応用例 (2) (カーナビゲーション)

表1. 主な仕様

電源電圧	5V
加速度検出範囲	$\pm 19.6 \text{m/s}^2$ ($\pm 2 \text{g}$)
加速度検出感度	102mV/(m/s ²) (1V/g)
オフセット電圧	2.5V
応答周波数	DC~160Hz