





MITSUBISHI

三菱電機技報 Vol.78 No.3

2004 3

特集「光・高周波デバイス」



目次

特集「光・高周波デバイス」

光・高周波デバイス特集に寄せて—すべてはネットワークに通ず— 北山研一	1
光・高周波デバイス事業の展望 三宅良雄	2
記録型DVD装置用赤色高出力半導体レーザー 西口晴美・阿部真司・佐々木素子	7
記録型DVD用赤色レーザー対応エピタキシャル成長量産化技術 竹見政義・小野健一・高瀬 禎	11
85℃動作版2.5Gbps対応1.55μm帯DFB-LD 奥貫雄一郎・境野 剛	15
10Gbps EA/LD駆動用IC“ML0××18シリーズ” 宮下美代・鈴木 敏・松原 司	18
40Gbps導波路型フォトダイオード 中路雅晴・石村榮太郎・花巻吉彦	22
高速光変調器シミュレーション技術 宮崎泰典・鶴崎晋也・青柳利隆	26
40Gbps用光モジュール及びトランスポンダ 八田竜夫・石崎光範・比嘉盛雄・酒井清秀・本島邦明	30
ミリ波帯MMIC 野谷佳弘・日坂隆行・石川高英	34
W-CDMA方式携帯電話用HBT電力増幅器モジュール 関 博昭・森脇孝雄・山本裕治・森本浩司	38
Ku帯VSAT用高出力GaAs FET 辻 聖一・中本隆博・小芦佳宏	42
高周波デバイスの特性向上に向けたCat-CVD技術の適用 奥 友希・戸塚正裕・加茂宣卓・國井哲郎・服部 亮	46
高周波CMOSデバイスモデリング技術 古川彰彦・山川 聡・大森達夫	50
高周波・光デバイス用パッケージと実装技術の動向 小野如満	54
普通論文	
風塵分離型サイクロンクリーナー 小林朋生・小林昭彦・関根加津典・酒井大輔・岩原明弘	59

特許と新案

「半導体装置」「ウエハ剥し装置」	63
「低熱抵抗高出力半導体装置」	64

スポットライト

Ku帯VSAT用高出力GaAsトランジスタ“MGFK44A4045”


表紙

光・高周波デバイス


化合物半導体を中心とする光・高周波デバイスは、今日の光ファイバ通信、移動体通信、衛星通信などあらゆる通信ネットワークのインフラ・端末に普及している。

宇宙では衛星通信用の高出力FET、地球上では大陸間光通信海底ケーブルや都市間・メトロ・光LAN用途の光通信用LD/LED、家庭ではDVDなどの情報ストレージ用LD、また携帯電話などの移動体通信用GaAs MMICといった具合に、空から海の底まで社会インフラから個人端末まで、用途は広範囲に及んでいる。現在の社会にはなくてはならないキーデバイスである。

三菱電機は、これらの用途にこたえるため、新技術・新製品を提供し続けている。



光・高周波デバイス特集に寄せて
—すべてはネットワークに通ず—



大阪大学大学院 工学研究科

教授 北山研一

総務省が昨年行った「我が国の情報通信技術の優位性に関する国際比較」の調査によれば、日本は情報家電、モバイル、光通信で欧米に比べて優位に立っているとしている。一方、総合科学技術会議は、昨年、「情報通信研究開発の推進について」という提言を発表し、戦略的研究開発課題として、“モバイル、光、デバイスを核に重点化したネットワーク技術等を引き続き充実すべき”と訴えている。e-Japan重点計画-2003においても、“2005年に世界最先端のIT国家となるとともに、2006年以降も最先端であり続けることを目指す”という目標が掲げられ、重点政策5分野のトップに“世界最高水準の高度情報通信ネットワークの形成”が挙げられている。これは文字どおり、光、無線、情報家電をインテグレートしたネットワークによって日本が1990年代初頭の栄光を取り戻し、再び世界のトップの座に返り咲くという宣言ととるべきである。

通信業界では、バブル崩壊後、朗報が絶えて久しかったが、幾つか明るい話題が聞かれるようになった。過剰投資の影響で今後10年は新たな投資は必要ないであろうと言われてきた光ファイバについては、北米のWDM(Wavelength Division Multiplexing)幹線系で、2003年1月時点で、利用率が41%に達したというPointEast Researchの報告がなされている。インターネットのトラフィックが年率3~4倍で伸びていることを考えると、早晩新たな設備投資を迫られることは必至である。もう1つは、FTTHのユーザー数が順調に伸びており、2004年明け早々にも10万加入を突破する勢いであるというニュースである。

電話のIP化が進み、やがては携帯電話もIP化し、ネットワークを流れる情報はすべてIPへと進むであろう。しかし、インターネットがこのままで信頼のおける通信のライフラインとしての役割を果たし得るのであるか。インターネットがしばしば輻輳(ふくそう)やセキュリティに対する脆弱(ぜいじゃく)さを露呈しているのも事実である。安から

う、悪からうではライフラインの使命は果たせない。モビリティ、リアルタイム性に対するサポートも現状では困難である。

今後のネットワークが解決すべき課題は山積しているのである。

これからのネットワークは、フォトリックのコア部分と、無線LAN/PAN、モバイルやFTTHなどのアクセスを含むエッジで構成されることになる。G.Gilderはネットワーク・通信をベースとするTelecosm時代の到来を宣言した自著で、『ネットワークにはあり余るほどの帯域を持たせよ、インテリジェンスは端末に付与せよ』という、前述のインターネットの輻輳の問題に対するソリューションとなる主張を展開している。D.S.IsenbergのStupid Networkの思想も基本的にはこれと同じである。フォトリックネットワークでは、WDMによって伝送路の帯域は十分に確保できるので、G.Gilderの主張どおりのソリューションが実現できる。足りないのは、IPと連携してこの豊富な帯域を必要とされるところに即座に割り当てるトラフィックエンジニアリングというインテリジェンスである。これを突き詰めれば、ユーザーが意のままに波長を操り、即座にEnd-to-endのコネクションを張るLambda-To-The-Desktopにも行き着く。さらにエッジから湧(わ)き出てくる種々雑多なトラフィックをきめ細かくコアに收容するためのルーティングやシグナリング等の制御技術も重要である。今後は、ネットワークの研究開発の重点を制御技術へシフトさせ、世界をリードする日本発の技術を発信し、ルーターで失った通信の覇権を一刻も早く挽回(ばんかい)したい。

その実現には、あえて言うまでもないが、日本の通信産業界が米国に見られるような目先の利益を優先する企業体質とはきっぱりと一線を画し、長期的な展望に立った“研究・開発型”を堅持することこそが王道ではないだろうか。



三宅良雄*

光・高周波デバイス事業の展望


要旨

生活の中での“情報交換”が手紙・電話による通信から“映像及び音声・音楽を含む電子情報”の通信へと高度化し、それが行われる時間・場所が“いつでも、どこでも”に広がっていき、そこで使用される情報機器は、限りなく小さく、軽く、高性能になっていく。

高周波光デバイス事業は、正にそのような通信で使用される電波や光といった情報媒体のフロントエンド又はイン

タフェースに位置するデバイスを社会に送り出している。

光デバイスでは現在の半導体レーザ市場を牽引(けんいん)している記録型DVD装置用高出力レーザ及びFTTH (Fiber To The Home)用長波長レーザについて、また、高周波デバイスでは携帯電話に使われる電力増幅器と車載レーダなどに使われるマイクロ波/ミリ波帯MMICについて、技術・市場の動向と将来の展望について述べる。



ITシステムを支える三菱電機の高周波・光デバイス

無線通信及び光通信などのフロントエンド又はインタフェースに使われる各種高周波光デバイスの多岐にわたる具体的アプリケーションをイメージ図で示している。

1. ま え が き

生活の中での“情報交換”が手紙・電話による“通信”から“映像及び音声・音楽を含む電子情報”の“通信”へと高度化し、ブロードバンドメディアが日常生活にも欠かせないものとなりつつある。

高周波光デバイス事業は、正にそのような情報交換で使用される機器のフロントエンド又はインタフェースに位置するデバイスを市場に送り出している。

本稿では、光デバイス及び高周波デバイスの技術・市場の現状と将来の展望について述べる。

2. 光デバイス

2.1 光デバイスの技術動向

ここでは、光デバイスの主要な応用分野である光ディスク用レーザ(LD)及び光通信用LDに絞ってその技術動向を概観する。いずれの分野においても、取り扱う情報量の著しい増加が技術開発を牽引する大きなドライビングフォースとなっている。

2.1.1 光ディスク用レーザ

パソコン用途では、再生専用光ディスクドライブから記録型ドライブへ置き換えが進み、さらに音声だけでなく画像記録への要求が高まるにつれ、記録型DVDドライブが急速に普及しつつある。またAV用途においても、記録型DVDと同様の技術を用いたDVDレコーダがVTRから置き換わろうとしている。

記録形CDでは780nm帯の高出力LDが用いられたが、DVDでは、記録密度を上げるため、波長の短い650nm帯

赤色LDが用いられる。記憶容量が大きいためその書き込み速度を上げることは不可欠で、2倍速(2X)ではLDに要求された光出力は70mW程度であったが、速度の平方根にほぼ比例して要求光出力も増えている。現在主流となっている4Xでは~100mW、後継の8Xでは~140mW、16Xでは200mW以上必要とされる。この高出力を実現するために、LD端面での光吸収による破壊を防ぐため端面付近をレーザ光に対して透明とする窓構造や、界面での注入キャリアの再結合を抑制する端面コーティング技術などが用いられている。さらに、高出力化には電流密度及び熱抵抗低減のためLDの共振器は長く(~1mm前後)設計される。当社では、窓構造・長共振器を採用し200mWまでの製品化開発が完了し、更なる高出力化を目指し改良を続けている。

ドライブの小型化の要求も強く、パッケージの小型化(5.6mm→3.8mm)や扁平なパッケージも採用されている。さらに、DVDドライブではCD-ROMが読み取れることは当然の要求であり、DVDドライブには通常、個別にパッケージされた650nm帯高出力LDとCD-ROM読み取り用として低出力の780nm LDが搭載されているが、小型・低コスト化のために同一パッケージ内に2種類のチップを搭載する方法や、GaAs基板上にモノリシックに2波長を作り付けるいわゆる2波長LDの開発も活発に行われている。

2006ないし2007年ごろにはハイビジョン対応の高密度光ディスク(Blu-Ray, AODなど)が徐々に普及するものと期待され、405nmの青紫LDの開発も精力的に行われている。これらの動向を図1(a)に示す。




図1. 光デバイスを取り巻く技術動向(3扉図面とも水平軸は時間(年)を表す。)

2.1.2 通信用レーザ

ITバブル崩壊後の光通信市場は冷え込んだままであるとの市場調査が大半であるが、インターネットのトラヒックはバブル崩壊後も着実に増えている(図1(b))。この事実を支えられ、通信速度向上への期待は根強く、温調を必要としないいわゆるUncooledタイプの10Gbps LDの開発競争は次の市場の立ち上がりに向けて活発である。要求される動作温度は100℃にも達すると考えられ、これまで用いられてきたInGaAsPに代え、そのバンド構造上高温動作に有利なAlGaInAs系を用いた10Gbps DFBの開発が進められている。架台へのボード収容密度を上げるためモジュールレベルの小型化開発も盛んで、XENPAK→X2→XFPへの移行が議論されている。小型化に伴い放熱面積が小さくなるため、LDには高温動作が必然的に要求される(図1(c))。当社では、AlGaInAs-DFBを用い、120℃の高温で10Gbpsの動作を確認している。

更なる高速化のマイルストーンの一つである40Gbps用光デバイスについては、市場の立ち上がり時期は不透明であるが、開発は着実に進められている。

ノードでのスイッチングを光のままで行うホトニックネットワークのキーコンポーネントとなる波長変換素子の開発も進んでいる。この素子は、半導体アンプ、干渉型光導波路及びレーザなどが集積化されている。

これらの新しい光デバイスが市場で活躍する時期が早く来ることを願ってやまない。

2.2 光デバイスの市場動向

記録型DVDドライブ用高出力赤色LD需要の活況とはうらはらに、2001年のバブル崩壊後の光通信用光デバイス市場は、一部FTTH需要を中心とするアクセス市場の盛り上がりを除けば、依然として低調である。ある市場調査会社によると、2003年第2四半期で、光通信市場は底を打ったとの見方が伝えられている。

2.2.1 光情報処理用LD市場

2002年夏ごろから記録型DVD装置向け高出力赤色LD需要がパソコン搭載用を中心に立ち上がり、2003年第3四半期に至るまで右肩上がりの成長を続けている。最近3か月の出荷台数は、1,000万台を上回ったようだ。

2004年には、技術の成熟化、及び量的拡大によるコスト低下に伴い、記録型DVD技術をベースとしたDVDレコーダ市場が立ち上がるものと期待されている。家庭への普及を考えると、パソコン搭載用に比べて一層のコスト低減が課題となる。

記録速度は、2倍速から4倍速を経て、2003年夏ごろからは8倍速需要が急速に立ち上がってきた。当社は、このような需要にこたえていくとともに、更に高速の16倍速、又は小型化・低価格化などの多様な市場要求に対応して、3.8mmφ小型パッケージ、及び2波長レーザなどの開発を

展開している。

2.2.2 光通信用LD市場

長距離光通信市場は、“ダークファイバ”に象徴されるように、過剰な長距離ファイバ通信インフラを抱えた通信事業者の投資抑制により、低迷を続けてきた。しかし、一方で2.1.2項に述べたごとくインターネットの通信トラヒックは加速度的な増加を記録している。このような動きを光通信市場の伸張に結び付けるものは、ブロードバンド・アクセスネットワークのインフラ整備であると考えられる。

東日本及び西日本NTT各社と電力系通信事業者は、国内の光アクセスネットワーク整備に向けて動き始めており、2001年に施行されたIT基本法の目標(2005年までに1,000万世帯に光ファイバ)実現に向けて、強力なキャンペーンを展開している。総務省の統計によれば、2003年9月末現在約69万加入であり、月8万加入の増加となっている。これが、2.2節に述べた“FTTH市場の盛り上がり”となっており、アジア圏の光モジュール・サブシステムメーカーの活況を呼んでいる。また、2003年に入って、米国ベル系電話事業者3社が、共同でFTTH機器システム調達に関する提案依頼を通信システムメーカーに対して行った。この計画がもたらす需要は、2004年から立ち上がると予想される。この他、2008年に北京オリンピックを控えた中国など、アジア・ヨーロッパ各国がFTTHインフラ整備を計画している。

FTTHでは、メディアコンバータに使われる1,310nmと1,550nmのFP-LDのほか、B-PONシステムに使われる1,550nm帯のDFB-LDが需要を伸ばしている。特にFP-LDの出荷数は、2001年第4四半期に底を打った後、約1年周期で増減を繰り返しつつ成長傾向にある。2003年第3四半期には、バブル期に記録した最盛期の出荷数にほぼ等しい数量の月間出荷数を記録した。アクセス市場の今後の成長が大いに期待される。

図2に、FTTH加入者数推移とFP-LD出荷数を示す。部品の取り込みは、必ず大きくスイングする。

北米では、LAN、SANなどで使われるイーサネットやファイバチャネル用FP-LDが堅調な需要を維持している一方、長距離・幹線に対する需要は依然として冷え込んだままであったが、2003年第3四半期ごろから、2.5Gbpsを中心にDWDMを含むDFB-LD及び光モジュール需要が伸びる気配を見せている。バブル期から大きな期待を持って開発してきた10Gbpsイーサネットトランシーバの本格的な需要立ち上がりを今後の市場に期待したい。

3. 高周波デバイス

3.1 高周波デバイスの技術動向

ここでは、高周波デバイスの中核製品となる携帯電話用電力増幅器と、今後の展開が期待されるマイクロ波/ミリ




図2. FTTH加入数推移とFP-LD出荷数

波帯MMICに絞ってその動向を述べる。

3.1.1 携帯電話用電力増幅器

携帯電話はカメラ機能の搭載、TV電話機能、さらにはゲームなど多機能化が進み、取り扱うデータ量や信号処理機能の増加に伴い実装部品の増加や消費電力の増加となっている。この搭載部品の増加を可能とするために、個別部品の小型化・省電力化が要求されている。

当社では、携帯電話で無線信号を送信するための電力増幅器の消費電流削減と小型化を図ってきた。例えば、PDC方式携帯電話器用の電力増幅器モジュールでは、1995年の0.8ccサイズから1998年の0.1ccと年ごとに約50%の小型化を実現し、さらに2003年には0.03ccまでの小型化を60%の高効率動作と同時に実現している(FA01241: 800MHz帯, FA01242: 1.5GHz帯)。図3に、当社におけるPDC用電力増幅器製品の小型化の変遷を示す。この小型化には、回路シミュレーションによる配線の短縮や部品数の削減、電力密度の向上によるトランジスタの小型化、モジュールの基板をPPO(PolyPhenylene Oxide)基板からLTCC(Low Temperature Co-fired Ceramics)へ変更し多層化の実現、搭載する容量やインダクタ部品の小型化などが寄与している。一方、W-CDMA方式の携帯電話機用では、使用するトランジスタをHEMT(High Electron Mobility Transistor)からHBT(Hetero-junction Bipolar Transistor)に変更して電力密度を向上させ、0.02ccを実現している。当社HBTでは、エミッタ材料に高信頼度化・高性能化・低コスト化に有利なInGaP層を導入し、世界最高効率の47%を達成している(BA01232)。また、海外向けのGSM方式の携帯電話機用には、複数の電力増幅器や切換え回路などを一体化したTXモジュールを製品化しており(BA01303)、従来の構成に比較して大幅な実装面積の削減(当社従来製品比1/6)とモジュール総合効率43%の優れた性能を両立して実現している。更なる小型化とともに、今後予想されるW-CDMA+GSM(UMTS)などの複数モード化に備えた多機能高集積モジュールへの移行にも対応していく。




図3. PDC用電力増幅器モジュールの縮小トレンド

3.1.2 マイクロ波/ミリ波帯MMIC

1~5 GHz帯では、従来から化合物が使用されているが、Si系MMICの躍進により高出力デバイス以外はSi系の素子に置き換わりつつある反面、30GHz以上のミリ波帯では、化合物半導体のほぼ独壇場となっている。この分野でも低コスト化の要求は厳しく、小型高集積化のための設計技術・プロセス技術の開発や、低雑音増幅器と周波数変換ミキサとの1チップ化、発振器とバッファ増幅器を1チップ化し機能を集積することなどで、1チップ受信機や1チップ送信機MMICを実現する技術開発が活発に行われている。当社でも、車載ミリ波レーダ用MMICの開発やKu帯通信用MMICの開発などで電磁界解析による高集積高周波配線技術を適用し、従来のMMICの面積の25~50%の面積で従来と同等の性能を得ている。一方、高出力増幅器MMICの高性能化においては、SIV-TUB(Source Island Viahole)構造を開発し、発熱部の基板厚を30ミクロンまで薄版化することによって従来よりも熱抵抗を約40%低減すると同時に、寄生ソースインダクタンスを低減しミリ波帯高周波特性を向上させている。実装面では、低温焼成のLTCCパッケージ技術やフリップチップ実装による超小型多層基板モジュールの技術開発を進めている。

3.2 高周波デバイスの市場動向

移動や携帯性に優れたワイヤレス通信は、携帯電話や高速無線アクセス機器に見られるように、情報通信ネットワーク社会の発展に不可欠なものとなっている。高周波デバイスは、このワイヤレス通信の端末及びインフラ系を始め、デジタル化・多チャンネル化が進む衛星放送、車と情報ネットワークをつなぐITS(Intelligent Transport System)等のキーデバイスとして今後もますます需要が拡大していくと予想される。

3.2.1 携帯電話

国内の携帯電話累積契約数は2003年8月で78百万件に達し、引き続き約40万件/月の割合で増加している(図4)。国内市場は既に買換えを主とする需要にシフトしているが、高画素数カメラ付きなどの高機能化が堅調な需要の増加を支えている。今後は、データ伝送レートが高く将来的に国際ローミング機能も期待できる第3世代携帯電話(W-

CDMAとCDMA2000)への移行が加速していくと考えられる。また、第4世代移動体通信として、2010年ごろに100Mbpsレベルの高速通信の実現を目指した検討が既に進められている。こうしたデータ伝送レートが実現されると、デジタル化が進む放送メディアとデジタル移動通信を融合した新しい携帯ワイヤレス機器の市場が拡大すると期待される。

海外の携帯電話はGSM方式が欧州と中国他のアジア諸国を中心に普及しており、世界の携帯電話市場の約7割を占めている。GSMにおいても、データ伝送レートの高い2.5世代と呼ばれるGPRS(Global Packet Radio Service)やEDGE(Enhanced Data-rate for GSM Evolution)への移行が進み需要は更に拡大している。海外の第3世代携帯電話は、GSMベースの欧州、アジア諸国ではW-CDMA/UMTS(Universal Mobile Telecommunications System)方式となり、国内市場に比べるとやや遅れて立ち上がる見込みである。一方、米国や韓国ではCDMA2000システムが普及しつつある。

3.2.2 衛星放送・通信

従来の高周波デバイス市場で台数ベースで最大の数量規模を維持してきたのがBS(Broadcasting Satellite)とCS(Communication Satellite)の衛星放送受信市場である。最近ではデジタル衛星放送への移行とともに1衛星のみでなく多衛星の信号を受信するタイプの開発と実用化が進み、受信デバイスの需要は更に増加傾向にある。

また、各ユーザーからオペレータやインターネットなどへのアクセスを可能とする双方向通信機能を持つVSAT(Very Small Aperture Terminal)等の衛星通信システムや、航空機内からもインターネットへアクセスできるシステム等、無線通信技術を活用した高周波デバイスの新しい需要が形成されてきている。

3.2.3 ITS, 車載センサ

ITSは、総合的な道路交通情報通信システムとして検討・整備が進められている。高速移動する車と情報ネットワークを結ぶ無線通信に、高周波デバイスの更なる需要拡大が期待できる。2001年にサービスが開始された高速道路の自動料金収受システムETC(Electronic Toll Collection System)の登録数は、2003年10月で165万台に達した。このETCに使われている5GHz帯の無線通信技術を応用し、




図4. 国内携帯電話システム別累積契約数の推移

駐車場管理やガソリンスタンド等での料金決済システム等を可能とするDSRC(Dedicated Short Range Communications)システムの検討も進められている。

また、車載用の衝突防止76GHzミリ波センサは、既に一部の高級車への搭載が発表された。今後、搭載車が拡大するのに合わせ、ミリ波センサの需要は急激に増加すると予測されている。後方駐車補助などを目的とした24GHz帯の短距離センサ等も検討されており、車載用センサ用途にも高周波デバイスの利用が広がっていくと期待される。

3.2.4 高速無線アクセス

駅、空港やコーヒーショップなどのワイヤレスアクセスポイントを介しての高速無線インターネットアクセスは、その利便性から米国を中心に普及してきた。2.4GHz帯でデータ伝送レート11Mbpsの無線アクセスシステムは、屋内外での利用が可能であることから、国内でも利用者が増えている。今後は、2.4GHz又は5GHz帯でデータ伝送レートを高速化(54Mbps)した無線アクセスシステムや、両周波数帯の利用が可能なデュアルバンドシステムの普及が進むと予測される。

4. む す び

以上概観したように、情報化社会が必要とする高周波・光デバイスを三菱半導体が供給し社会生活のサポートに役立てることは、筆者の最大の喜びである。

記録型DVD装置用 赤色高出力半導体レーザ

西口晴美*
阿部真司**
佐々木素子*


要旨

記憶容量650Mバイトの光ディスク装置であるCD-Rの記録速度が4倍速, 8倍速, 16倍速と高速化されてきたのと同様に, 記憶容量4.7GバイトのDVD-Rも, 現在主流である8倍速から12倍速, 16倍速へと記録速度の高速化要求がある。光ディスクへの記録はレーザ光をディスク表面に照射して物性を変化させることによるピット形成によって行われる。記録速度の高速化に伴って, 光源となる半導体レーザ(LD)にはより高い光出力が求められるが, これを実現するためには以下のような課題がある。

(1) 低動作電流を実現できる高効率導波路構造の開発

(2) 高温・高出力・長時間動作に耐え得る光出射端面強化
(3) 高出力まで横モード安定化を実現するための導波路構造の最適化(屈折率の最適化, 導波路幅狭窄(きょうさく), 温度特性向上)

三菱電機では, 上記課題を克服することによって, 室温パルス駆動において光出力370mW以上でも安定な基本モード発振を維持するLDを実現した。このLDは, 最大動作温度である75℃においても270mW以上まで基本モード発振を維持したまま動作し, 16倍速DVD±R装置に適用可能であることを確認した。



DVD-R/RW/RAM用光ピックアップと半導体レーザ

記録速度の高速化・低消費電力化・スリム化が要求されている。これらを実現するためには, 光ピックアップに搭載される赤色半導体レーザの高出力化・低動作電流化・小型化が必要となる。

1. ま え が き

近年、インターネットの普及に伴い、パソコン(PC)用外部記憶装置として大容量かつ可搬性のある記録可能な光ディスクシステムが急激に普及してきている。記録型光ディスク装置としては1990年代半ば以降に650Mバイトの容量を持つCD-R/RW装置が普及したが、PCユーザーからは更なる大容量化が強く求められている。また、民生機器としては時間差再生など従来のVTRでは実現不可能な機能を持つ光ディスクレコーダも有望な市場に成長しつつある。これらの用途に適合する光ディスクシステムとして、4.7Gバイトの容量を持つDVD±R/RWなどの記録型DVDシステムが活発に開発・製品化されている。大容量の情報を快適に操作するためにはデータ記録速度の向上が不可欠であり、製品差別化戦略として記録速度の高速化開発が加速している。

DVD装置の光源には波長650nm帯の赤色半導体レーザー(LD)が用いられる。DVD±Rメディアは光ディスク表面の色素層が熱分解されることにより、DVD±RWメディアは相変化によりピット形成することで信号記録が行われる。記録速度の高速化に伴いピット形成に要する時間が短くなるため、光源のLDに必要とされる光出力は大きくなる⁽¹⁾。4倍速装置ではパルス光出力100mWのLDが用いられ、現在主流の8倍速装置では140~160mWクラス、さらに16倍速では200~250mWクラスのLDが必要とされる。また、省スペースPCなど高密度実装装置の普及によりLDに要求される動作環境温度は高くなってきており、70℃を超える高温動作も求められる。

これまで当社は、DVD±R/RW用として、消費電力低減や高温動作環境に耐え得るML1XX17シリーズ(パルス光出力70mW)、ML1XX18シリーズ(同100mW)、ML1XX19シリーズ(同120mW)、ML1XX20シリーズ(同140mW)を開発し量産してきた。今回更なる高速化に対応するために、200mW以上のパルス光出力が出射可能な16倍速DVD±R/RW用赤色半導体レーザーを開発した。





図1. 赤色LDの構造と従来の100mW級LDの光出力-電流特性

本稿では、この赤色高出力半導体レーザーとその設計、特性、及び寿命試験結果について述べる。

2. 素子構造

図1に赤色LDの基本構造と従来の100mW級LDの光出力-電流特性を示す。リッジの両脇に溝を形成したダブルチャンネル型のリッジ導波路構造となっている。端面には、COD(Catastrophic Optical Damage: レーザ端面の溶融破壊)対策として、当社独自の選択的亜鉛拡散法によって端面窓構造を採用している。活性層はTQW(Triple Quantum Well)構造で、前端面・後端面には各々低反射膜コーティング・高反射膜コーティングを施して、素子内部の光を効率良く出射できる構造にしている。活性層からの発熱を放熱させるため、素子はJ/D(Junction Down)に組み立てられている。

光ディスク装置ではディスク上の所望の位置にレーザービームを照射することが必要であり、光源用LDには出射ビームのぶれ(ビームステアリング)が生じないことが求められる。ビームステアリングはLDの発振モードの変化によって生じるものであり、図に示すようにビームステアリングが発生すると光出力-電流特性において、キंक(直線性からの逸脱)が観測される。したがって、光ディスク用LDの高出力化には、前述のCODと光出力-電流特性におけるキंकが生じる光出力(キंकレベル)の向上が必要となる⁽²⁾⁽³⁾。

当社のLDでは、量産品に適用中で実績のある端面窓構造を採用しているためCODレベルは非常に高く、図に示すように最大出力が熱飽和で制限される場合が多い。したがって、光ディスク装置で使用できる直線性の良い光出力-電流領域はキंक現象により制限される。

3. 高出力化技術

図2の(a)にこの赤色LDの模式図を示す。LDの横方向ではリッジ部とリッジ両脇の等価屈折率には差があり、高屈折率のリッジ部に光は閉じ込められ導波される。導波路のリッジ幅と屈折率差をパラメータにしたカットオフ条件の

計算結果を図の(b)に示す。基本モードを得るためには、図中のカットオフ曲線よりも下の基本モード領域に設計ポイントを設定する必要がある。

赤色LDにおけるキंकの発生メカニズムについて種々の検討を行った結果、以下のように理解されることが明らかになった。LDを駆動すると、リッジ中央部に電流が流れて活性層温度が上昇することにより、屈折

率の温度依存性の大きい中央部の屈折率 n_1 は高くなる⁽⁴⁾。この結果、リッジ部とその両脇の屈折率差 Δn が大きくなり、導波路の光学設計ポイント(図2の(b))が Δn の増加に伴って基本モードから高次モード領域になった時点でキックが発生する。すなわち、高出力又は高温動作時のLD導波路内の温度上昇がキック発生の要因である。

このキック現象を抑制しキックレベルを大幅に改善するには、LDの温度特性を改善して高出力動作時のLD内の温度上昇を抑制する方法と、カットオフ条件からのマージンを大きくするような設計ポイントにするリッジ狭窄化の2つの方法がある。

LDの温度特性を改善する手法としては、導波路損失の低減、熱抵抗の低減、キャリアのクラッド層へのオーバーフローの抑制などがある⁽³⁾。当社のリッジ導波路構造LDの場合、導波路損失は $3 \sim 5 \text{ cm}^{-1}$ と小さく、オーバーフローの抑制(p型クラッド層の高キャリア濃度化)もフリーキャリア吸収が顕著にならない範囲で実施している。今回は、長共振器化することで実現できる熱抵抗低減及びしきい電流(キャリア)密度の低減について検討した。従来 $1,100\mu\text{m}$ (ML1XX20シリーズ)であった共振器長を $1,500\mu\text{m}$ に長共振器化することで、最大出力の向上と高温・高出力時の効率低下の抑制を実現し、発熱によるキック現象とキャリアオーバーフローによる熱飽和現象を改善できている(図3)。

リッジ形成については、従来から、ECRドライエッチングとウェットエッチングを併用したリッジ形成を行っている。この手法ではウェットエッチングのみのリッジ形状に比べてリッジ狭窄が可能であるが、完全に垂直なリッジ形状ではないため、このままリッジ幅を狭窄するとリッジ上部が狭くなり素子のコンタクト抵抗が増大して素子発熱が大きくなり、結果としてキックレベルの向上を妨げる可能性がある。そこで今回、リッジ形成方法を改良して、図4に示すようにリッジの垂直性を向上することによって、素子抵抗の増大を伴うことなく、従来 $2.3\mu\text{m}$ 程度であったリッジのボトム幅を $1.6\mu\text{m}$ 程度に狭窄できる技術を開発した⁽⁵⁾。




図2. キックレベルを決めるカットオフ条件の説明図

4. 素子特性と寿命試験結果

図5に今回開発したレーザの光出力-パルス電流特性の温度依存性を示す。長共振器化による温度特性改善とリッジ狭窄によってキック改善を行った結果、 25°C では 370mW 以上、 75°C でも 270mW 以上キックフリーを実現できた。

図6にビーム遠視野像の光出力依存性を示す。 200mW における水平方向と垂直方向の半値全角は各々 10.3° と 17.9° と、小さなアスペクト比が実現できた。また、 250mW までステアリングなく単一横モードが維持されていることが分かる。




図3. 室温・高温の光出力-電流特性の共振器長依存性




図4. 従来と今回のリッジ形状の違い




図5. 光出力-電流特性の温度依存性




図 6. ビーム遠視野像の光出力依存性




図 7. 寿命試験結果 (75°C, 200mW)

図 7 にこの LD をパルス動作で定光出力駆動したときの寿命試験結果を示す。16 倍速対応 DVD±R の動作環境に対応する 75°C, 200mW, パルス幅 50ns, Duty 50% の条件で実施した。1,000 時間を経過したがすべての LD が劣化することなく安定に動作している。

さらに、200mW 以上の光出力での寿命試験結果を図示する。図 8 は 75°C, 230mW, 図 9 は 70°C, 250mW でパルス幅 30ns, Duty 37.5% の条件で実施した。いずれも 1,500 時間以上経過しているが、安定に動作している。短パルス幅、パルスのデューティ比を小さくすること、さらに、ケース温度を低くすることによって、より高出力でも高信頼性が実現できる。

5. む す び

記録型 DVD 装置の記録速度高速化の要求にこたえるため、200mW を超える光出力動作が可能な赤色半導体レーザを開発した。長共振器化とリッジ狭窄化により大幅なキンクレベルの改善を行い、25°C で 370mW, 75°C の高温でも 270mW 以上基本モード動作可能と、16 倍速 DVD±R/RW 装置に適用可能な LD の特性を実現できた。通電試験においては 75°C, 200mW 及び 230mW, さらに 70°C, 250mW のパルス動作において 1,000 時間以上の安定動作を確認しており、十分な信頼性を持っている。

今後の技術動向としては、省スペース化・スリム化という観点から、レーザパッケージの更なる小型化や高放熱特性が求められ、また、CD 系 (780nm 帯) と DVD 系 (650nm 帯) という 2 つのディスクに対応する 2 波長レーザの 1 パッケージ化も求められている。我々はこのような要求にも対応した開発・製品化を並行して進めている。

参 考 文 献

(1) Bartholomeusz, B., : Thermal modeling studies of organic compact disk-writable media, Appl. Opt., 31, 909~918 (1992)




図 8. 寿命試験結果 (75°C, 230mW)




図 9. 寿命試験結果 (70°C, 250mW)

(2) Miyashita, M., et al. : High-Power Operation of Low-Operating-Current, 660nm Laser Diodes for DVD±RAM/RW, OECC/IOOC 2001 Technical Digest, 543~544 (2001)

(3) 西口晴美, ほか : DVD±R/RW 高出力赤色 LD, 電子情報通信学会レーザ・量子エレクトロニクス研究会資料, LQE2003-8

(4) Casey, Jr., H. C., et al. : Heterostructure Lasers, Academic Press, New York (1978)

(5) 阿部真司, ほか : DVD±R/RW/RAM 用実屈折率型高出力・低動作電流レーザ (6), 2003 年秋季応用物理学会予稿集, 31a-YC-11 (2003)


記録型DVD用赤色レーザ対応 エピタキシャル成長量産化技術

竹見政義*
小野健一**
高瀬 禎**

要 旨

近年、インターネット技術の急速な進展やパソコン等の情報機器の絶え間ない進歩に対応し、一般家庭においても大容量・高速応答の光ディスクシステムの需要が大幅な伸びを見せている。今後、情報処理用市場では、写真等の静止画から動画への移行など、取り扱う情報の更なる大容量化に伴い、現在急速に市場が立ち上がりつつある赤色高出力半導体レーザを用いたDVD(Digital Versatile Disc)-R/RW/RAMの需要はますます増加すると言われている。記録型DVD用途の高出力レーザはDVD-ROM用低出力レーザよりも温度特性や高出力時のモード安定性、記録時の波長等において厳しいスペックが求められており、レーザの根幹をなす結晶成長段階での高い制御性や高均一性、高再現性が要求されている。

三菱電機では、他社に先駆けて記録型DVD用赤色レーザの量産化に成功した。このレーザの量産化を支えるAlGaInP/GaInP系結晶のエピタキシャル成長には、有機金属気相成長(Metalorganic Chemical Vapor Deposition : MOCVD)法を用いた。自公転型サセプタを持つ反応炉を採用し、φ3インチウェーハ面内の層厚ばらつき(標準偏差/平均値)を1%以下に抑制した。同時に、反応炉内ガス流や成長温度等の成長条件の最適化と精密制御を行い、ウェーハ面内のAlGaInP層等の結晶組成やキャリア濃度の高均一化を実現した。これにより、記録型DVD用レーザのφ3インチウェーハ上での発振波長としきい値のばらつき(標準偏差)をそれぞれ0.2nm以下、0.4mA以下にまで抑制でき、月産300万個を超える生産を可能にした。



記録型DVD用レーザの素子構造とMOCVD成長装置の概略

赤色高出力半導体レーザの素子特性を量産レベルで均一なものに仕上げるためには、結晶成長段階での結晶組成やキャリア濃度の精密制御だけでなく、ウェーハ面内の均一性/成長の再現性の向上が必要不可欠である。このためには、結晶成長に用いるMOCVD成長条件の最適化が不可欠である。

1. ま え が き

パソコンやインターネットの普及に伴い、静止画や動画などの大容量情報を取り扱う機会が飛躍的に増えている。これに伴い、パソコン用外部記憶装置として、大容量かつ可搬性のある記録可能な光ディスクシステムが急激に普及してきている。光ディスク装置としては1990年代半ば以降に650Mバイトの容量を持つCD-R/RW装置が普及したが、パソコンユーザーの取り扱う情報量は増加の一途をたどり、更なる大容量の記憶装置が強く求められている。また、時間差再生など従来のVTRでは実現不可能な機能を持つDVDレコーダも大きな市場に成長しつつあり、これらの用途に適合するDVD-R/RW/RAMシステムが活発に開発され製品化されている。将来的には相当数の記録型DVD用レーザー^{(1)~(3)}の生産量が見込まれており、高均一かつ安定な生産のためにはレーザーの根幹をなす結晶成長段階での均一性や再現性の向上が強く求められているだけでなく、DVD-ROM用低出力レーザーの結晶成長に比べて結晶組成やキャリア濃度等すべての面において高い精度での制御も同時に要求されている。

本稿では、このような記録型DVD用レーザーに用いられるAlGaInP/GaInP系結晶のエピタキシャル成長の量産化技術について述べる。

2. MOCVD成長条件の最適化

2.1 MOCVD装置と記録型DVD用レーザー用結晶の積層構造

図1に、当社赤色高出力半導体レーザーの結晶成長を行うMOCVD装置の概略図を示す。量産のスループット向上の




図1. MOCVD装置の概略図と記録型DVD用赤色高出力レーザーの素子構造及び結晶の積層構造

ためには多数枚成長でかつ高均一性が必要であり、φ3インチGaAsウェーハ8枚を1バッチとして結晶成長を行うことが可能な装置を採用した。一般に、結晶成長は供給原料ガスの濃度勾配により成長が進行するため、ガス流方向に層厚分布が発生する。これを補償するため、ウェーハとサセプタを自公転させて多数枚ウェーハの一括成長時においても層厚均一性を向上させる方法を採用した。これにより、図2に示すように、AlGaInP層のウェーハ面内層厚分布(標準偏差/平均値)が1%以内の高均一成長を実現した。

2.2 反応炉内ガス流の精密制御による結晶組成の均一化

赤色高出力レーザー用結晶の構成として、電流と光の閉じ込めの役割を担うクラッド層にAlGaInP層を採用している。AlGaInP層の結晶成長では、構成元素の1つであるInの蒸気圧が高いことと、気相中で他の原料ガスとの反応(pre-reaction)が生じやすいことから、成長温度が高くなるほどIn原子が結晶中に取り込まれにくくなり、特に反応炉内のガス下流側で結晶中への取り込み率が減少することが知




図2. AlGaInP層のφ3インチウェーハ面内層厚分布

られている。Inの取り込み率の減少割合がガス流に対して線形でないことから、自公転型のサセプタであってもウェーハの中心部分と周辺部分でInの取り込み率に差が発生する。このため、ウェーハ面内で混晶組成の分布が大きくなることが問題である。また、Alを含む混晶では、気相中の残留酸素とAlが結合しやすく、いったん酸素が結晶中に取り込まれると、添加された不純物から発生するキャリアを捕獲しキャリア濃度を低下させたり、非発光準位を形成し結晶の光学的特性を劣化させるといった問題を引き起こすため、できるだけ高温での成長が必要とされている。このため、Inを含む結晶組成の均一化とAlを含む結晶品質の向上を同時に満足するような成長条件の最適化が必要となる。

図3に、AlGaInP層のφ3インチウェーハ面内格子不整合度分布を示す。Inの気相反応を抑制するための成長条件の最適化を行い、ウェーハ周辺部からのInの脱離を抑制することで、ウェーハ面内での結晶組成均一性を向上することができた。ウェーハ面内での格子不整合度分布(max-min)は40ppmであり、結晶中のIn組成比が均一なAlGaInP層の結晶成長を実現した。

2.3 成長温度の精密制御によるキャリア濃度の均一化

結晶中へ添加するp型やn型の不純物濃度は、しきい値電流、動作電流といったレーザの特性に大きく影響するパラメータであり、 $10^{17} \sim 10^{19} \text{cm}^{-3}$ オーダーの設計値に対して±10%以内の精度での制御が要求されている。これら不純物の取り込み率は、不純物原料の供給量のみならず、成長温度に大きく依存する。特に、p型不純物の一種である亜鉛(Zinc: Zn)は、最も成長温度に敏感なGaAsでは成長温度付近(650~750℃)で1℃の温度変化に対して約4%の大きな取り込み率の変動が生じる。そこで、ウェーハ面内での均熱性を高めるために、基板ホルダとサセプタ間の距離を最適化することにより、ウェーハ面内での温度分布を最小とするようにした。これにより、ウェーハ面内での均熱化を図ることができ、図4に示すように、φ3インチウェーハ上のp-GaAs層のキャリア濃度分布(max-min)を4%以下にまで均一化でき、成長温度換算で±0.5℃以内の均熱化を実現した。同様に、p-AlGaInP層に対しても同




図3. AlGaInP層のφ3インチウェーハ面内格子不整合度分布

程度のキャリア濃度均一性を実現した。

2.4 ウェーハ間のエピタキシャル成長層の特性分布

2.3節までで行った反応炉内ガス流と成長温度の精密制御によって最適化した成長条件下で、φ3インチGaAsウェーハ上AlGaInP成長層の8枚バッチ処理を行い、ウェーハ間分布を評価した。表1に、同一成長時のAlGaInP結晶の格子不整合度と、三重量子井戸(Triple Quantum Wells: TQW)層からのフォトルミネセンス(photoluminescence: PL)ピーク波長のウェーハ間分布を示す。ウェーハ間でのばらつき量(max-min)はそれぞれ36.6ppm, 0.7nmとなり、良好な均一性を実現した。

2.5 エピタキシャル成長層の特性の再現性

図5に、レーザ構造の成長を62ラン連続で成長し、任意に24ウェーハの抜き取り評価を行った結果を示す。TQW層からのPLピーク波長は、結晶組成とGaInP層厚によって決まり両者の再現性の目安となる。その波長ばらつき(σ)は0.2nmであり、結晶組成、層厚ともに良好な再現性




図4. GaAs層のφ3インチウェーハ面内キャリア濃度分布

表1. エピタキシャル特性のウェーハ間分布

	最大	最小	平均	ばらつき
AlGaInP層 格子不整合度 (ppm)	-181.3	-217.9	-198.9	36.6
TQW層 PL波長 (nm)	651.1	650.4	650.8	0.7




図5. レーザ構造連続成長時のエピタキシャル特性の再現性




図6. 素子特性(発振波長としきい値電流)のウェーハ面内分布

を示している。また、レーザのしきい値電流や動作電流と最も相関のあるp型AlGaInPクラッド層のキャリア濃度ばらつき(σ /平均値)は3%であり、良好な再現性を実現した。

3. 素子特性との相関

2章で述べたMOCVD成長条件の最適化によって実現した高均一、高再現性AlGaInP/GaInP系結晶を用いて作製した当社記録型DVD用赤色高出力レーザの素子特性について述べる。図6に、 ϕ 3インチウェーハ面内での発振波長分布としきい値電流分布を示す。エリアごとのレーザの発振波長/しきい値電流はそれぞれエリア1:658.7nm($\sigma=0.2$ nm)/52.0mA($\sigma=0.4$ mA)、エリア2:658.6nm($\sigma=0.2$ nm)/52.0mA($\sigma=0.4$ mA)、エリア3:658.5nm($\sigma=0.2$ nm)/52.3mA($\sigma=0.3$ mA)であった。結晶成長段階でのウェーハ面内高均一性を反映して、ウェーハ面内で高均一な素子特性を実現した。

4. むすび

記録型DVD用赤色高出力レーザに用いられるAlGaInP/GaInP系結晶のエピタキシャル成長量産化技術において、まず自公転型サセプタを持つ反応炉を採用することにより高均一な成長層厚を実現した。困難であるとされてきた

AlGaInP等のIn組成のウェーハ面内均一性を反応炉内ガス流の精密制御により向上し、さらには、成長温度の精密制御などエピタキシャル成長条件の最適化を行うことで、ウェーハ面内/ウェーハ間で結晶組成やキャリア濃度を高均一化し、同時に良好な再現性を実現した。これにより得られたAlGaInP/GaInP系結晶を用いて作製した記録型DVD用レーザのデバイス特性は、面内で良好な均一性を示した。高均一でかつ高再現性を実現した当社AlGaInP/GaInP系結晶のエピタキシャル成長技術は、月産300万個以上の記録型DVD用レーザの生産体制を支えている。

参考文献

- (1) Miyashita, M., et al.: High-Power Operation of Low-Operating Current 660nm Laser Diodes for DVD-RAM/RW, OECC/IOOC 2001 Technical Digest, 543~544 (2001)
- (2) 佐々木素子, ほか: DVD-R/RW/RAM用赤色低電流高出力レーザ, 三菱電機技報, 76, No.2, 133~136 (2002)
- (3) 阿部真司, ほか: DVD-R/RW/RAM用実屈折率型高出力・低動作電流レーザ(6), 2003年秋季応用物理学会予稿集, 31a-YC-11 (2003)

85°C動作版2.5Gbps対応 1.55μm帯DFB-LD

奥貫雄一郎*
境野 剛*

要 旨


ADSLやFTTHに代表されるアクセス系へのブロードバンドの普及に伴い、アクセス系と幹線系とを結ぶメトロ系では通信トラフィックが増大している。メトロ系において使用されるレーザには、アクセス系用レーザと比較して高速動作、長距離伝送が求められるほか、通信機器には小型化・低消費電力化・低コスト化が求められている。そのため、レーザには、温度調節器なしに広温度範囲で動作し、かつ高速動作と長距離伝送が可能な特性が必要である。

以上のような要求にこたえるため、0~85°Cという広温度範囲において2.5Gbps、100km伝送が可能な1.55μm帯DFB-LDを開発した。このレーザの使用に当たっては温度調節器が不要なため、このレーザをメトロ系用通信機器

に用いた場合、通信機器の大幅な小型化・低消費電力化・低コスト化が可能となる。

このレーザの開発に当たっては、高速変調時においても安定した単一縦モード発振を実現するため、λ/4位相シフト型回折格子を採用した。また、活性層構造の最適化により、しきい値電流密度を低減し変調時の波長変動(チャープピング)の抑制を図ったほか、高温における発振特性の向上を実現した。

このような設計により作製したレーザは、0~85°Cにおいて良好な発振特性を実現でき、また、2.5Gbps、100kmの伝送特性についても良好な結果が得られた。



85°C動作版2.5Gbps対応1.55μm帯DFB-LD

幹線系とアクセス系をつなぐメトロ系においては、アクセス系よりも高速動作・長距離伝送が求められる。このメトロ系での利用に最適なレーザとして、2.5Gbps、100km伝送が可能なDFB-LDを開発した。0~85°Cという広温度範囲で動作可能なため、通信機器の小型化・低消費電力化・低コスト化を実現できる。

1. ま え が き

ブロードバンドのアクセス系への普及に伴い、アクセス系と幹線系とを結ぶメトロ系において通信トラフィックが増大している。メトロ系においては、アクセス系よりも長い伝送距離と高い伝送速度が求められるほか、近年ではそれらに加えて通信機器の小型化・低消費電力化・低コスト化が追求されている。

現在、メトロ系においては、1.55 μm 帯で動作する分布帰還型レーザ(DFB-LD)や変調器集積型半導体レーザが多く用いられている。これは、光ファイバ中における吸収損失が最小である1.55 μm 帯の光を使用するため、メトロ系において一般的に要求される50~100km程度の長距離伝送が可能であるのに加え、ファブリ・ペロー型レーザとは異なり単一縦モード動作が可能のため、より高い伝送速度を実現できるためである。しかし、従来のこれらのレーザは動作温度範囲が狭いことから、実際の使用に当たっては温度調節器が必要となり、通信機器の小型化・低消費電力化・低コスト化へ向けての障害となっていた。また、温度調節器を使用したとしても、温度調節に用いるペルチエ素子の能力の制限によりLDモジュールの動作温度範囲は70 $^{\circ}\text{C}$ 程度が上限となり、これにより、通信機器の動作温度範囲が制限されてしまうという問題点があった。

今回、上記のような課題を解決するため、0~85 $^{\circ}\text{C}$ という広温度範囲で2.5Gbps変調、100km伝送が可能な1.55 μm 帯DFB-LDを開発した。このDFB-LDを用いることで、温度調節器が不要となるため、通信機器の小型化・低消費電力化・低コスト化が可能となり、光ファイバ通信の更なる普及に寄与できるものと期待される。

2. 素子設計・構造

素子の概略を図1に示す。素子はp型InP基板上に作製したBH(Buried Heterostructure)構造とし、活性層は




図1. 素子構造

InGaAsPからなる多重量子井戸構造とした。共振器長については、高速動作に関しては短い方が、高温動作に関しては長い方が望ましいというトレードオフがある。そこで、2.5Gbps動作と85 $^{\circ}\text{C}$ 動作を両立するため、共振器長は300 μm とした。

また、2.5Gbps、100km伝送を実現するためには、安定した単一縦モード動作の実現と変調時の波長変動(チャープピング)の抑制が重要である。その理由は以下のとおりである。

光ファイバの屈折率は波長依存性を持つ(分散と呼ばれる)ため、光ファイバ中の光速は波長に依存する。そのため、信号光として波長の異なる光が存在すると、波長の違いにより信号光の到達時間がずれるため、信号波形が崩れ伝送特性が悪化する。実際レーザダイオードは、特に信号の立ち上がり部と立ち下がり部で波長が変動するため、伝送特性の悪化の度合は高速変調、長距離伝送時に特に顕著となる。したがって、2.5Gbps、100km伝送においては、波長の異なる光が存在しないようにする必要がある。これが、安定した単一縦モード動作及びチャープピングの抑制が重要となる理由である。

以上の点を考慮して、このDFB-LDの素子構造は以下のような設計とした。

(1) $\lambda/4$ 位相シフト型回折格子

回折格子については、位相シフト部のないいわゆる均一回折格子を使用したDFB-LDが一般に広く使用されている。これは、作製プロセスが容易であることに加え、均一回折格子を使用する場合には片側端面に高反射コーティングを施すことができるため、前端面からの出射光量が多く高いスロープ効率が得られるためである。しかし、均一回折格子構造の場合、単一縦モードで動作するか否かは、端面における回折格子の位相により決定される。端面における回折格子の位相はランダムであるため、単一縦モードで動作しない素子がある割合で発生する。特に動作温度が変化した場合や高速変調時には複数波長で発振しやすいため、広温度範囲で高速変調動作が求められるDFB-LDには、均一回折格子は好ましくない。

今回、安定な単一縦モード動作を実現するために、共振器中に4分の1波長分の位相シフト部を持つ $\lambda/4$ 位相シフト型回折格子を用いることとした。これにより、単一縦モードの安定性は飛躍的に向上する。 $\lambda/4$ 位相シフト型回折格子を用いる場合、両側端面に無反射コーティングを施す必要がある。そのため、均一回折格子のように片側端面に高反射コーティングを施すことはできなくなるためスロープ効率は低くなるが、活性層構造の最適化等によりスロープ効率の低下分を最小限に抑える設計とした。

(2) しきい値電流密度の低減

一般に、チャープピングは、微分利得というパラメータが




図2. 電流-光出力特性

大きいほど抑制されることが知られている。微分利得はしきい値キャリア密度の関数であり、しきい値キャリア密度、すなわちしきい値電流密度が低いほど微分利得は大きい。したがって、しきい値電流密度の低減がチャージングの抑制に有効である。

しきい値電流密度を低減するため、活性層で発光した光と回折格子との結合の度合いを示す結合係数を大きくし、共振器の反射鏡損失を低減した。また、活性層構造の最適化等により特に高温側でのしきい値電流密度の抑制を図り、全動作温度範囲(0~85°C)においてチャージングを抑制できる素子構造とした。

3. 素子特性

素子の電流-光出力特性を図2に示す。85°Cにおいて、しきい値電流は32mA、スロープ効率 0.145W/A と、良好な高温特性が得られた。また、 $\lambda/4$ 位相シフト型回折格子を採用したことにより、0~85°Cの全温度範囲にわたって、DC動作時及び2.5Gbps変調時いずれにおいても、サイドモード抑圧比は40dB以上と高く、安定した単一縦モード動作が得られている。

また、2.5Gbps変調時のアイパターンを図3に示す。図に示すように、良好なアイ開口が得られている。

次に、0°C、25°C、85°Cにおける2.5Gbps伝送時のビットエラーレート特性を図4に示す。シングルモードファイバ100kmの伝送前後におけるパワーペナルティは、全温度




図3. 2.5Gbps変調時のアイパターン




図4. ビットエラーレート特性

範囲にわたって1dB前後であった。安定した単一縦モード動作及びチャージングの抑制により、非常に良好な伝送特性が得られていることが分かる。

4. むすび

メトロ系での使用に最適な、0~85°Cで動作する1.55 μm 帯2.5Gbps用DFB-LDを開発した。 $\lambda/4$ 位相シフト型回折格子の採用、活性層構造や結合係数の最適化などを行い、0~85°Cにおいて良好な電流-光出力特性と単一縦モード特性を実現し、100km伝送を可能とした。これにより、通信機器の小型化・低消費電力化・低コスト化の実現が可能となり、光ファイバ通信の更なる普及が期待できる。

10Gbps EA/LD駆動用IC “MLOXX18シリーズ”

宮下美代*
鈴木 敏*
松原 司**


要 旨

近年、10Gbps光送信器の小型/低消費電力化及び低価格化の要求はますます厳しくなっている。この要求に対して、高速CMOS技術による多重化LSIの開発、又は温度調整が不要なアンクルドレーザの開発が活発になっている。EA/LD(Electroabsorption/Laser Diode)駆動用ICには高速動作マージンが少なくかつ出力振幅が比較的小さいCMOS多重化LSIからの信号を増幅しEA駆動に必要な大信号出力振幅が得られること、さらに、アンクルドレーザの温度に依存した電流駆動条件を満足するように出力振幅可変幅が広いことが要求される。

これらの要求を満足するために、高速用途に特性改善し

たInGaP/GaAs HBT(Heterojunction Bipolar Transistor)を適用し、 $0.1V_{pp}$ という高入力感度と $1\sim 3V_{pp}$ という広い出力振幅可変幅を持つ10Gbps EA/LD駆動用ICを開発した。トランジスタに民生機器向けに量産化が進むInGaP/GaAs HBTを適用したことにより低コスト化を実現するとともに、チップレイアウト/実装上の工夫により、5mm角プラスチックパッケージにおいてベアチップと同等な波形出力が可能となり、パッケージの小型化と実装コストの削減を達成している。

この製品は光送信器の高性能化を実現するだけでなく、小型/低消費電力化及び低価格化に大いに貢献できる。



MLOXX18シリーズ

InGaP/GaAs HBTを適用し、高入力感度 $0.1V_{pp}$ と広い出力振幅可変範囲 $1\sim 3V_{pp}$ を実現したMLOXX18シリーズは、CMOS多重化LSIからの比較的振幅が小さな出力信号を増幅しクリアな波形を出力する。このICは、光変調器だけでなくアンクルドレーザの駆動にも適用可能である。光送信器の小型化を実現するため、小型プラスチックパッケージ品ML01618とベアチップ品MLOCP18の2種類を開発した。

1. ま え が き

10Gbps光通信システムは商用化への移行段階であり、光送信器の小型/低消費電力化及び低価格化の要求が一層厳しくなっている。この要求に対して、高速CMOS技術を適用した多重化LSIの開発⁽¹⁾、又は温度調節が不要なアンクルドレーザ⁽²⁾の開発が活発になっている。EA/LD駆動用ICには、高速動作マージンが少なく出力振幅が小さいCMOS多重化LSIからの信号を増幅しEA駆動に必要な大信号出力が可能であること、さらにはアンクルドレーザの温度に依存した駆動条件を満足するよう出力振幅可変幅が広いことが要求されている。これまでも様々なトランジスタを用いた駆動用ICが報告されているが、単一電源動作でより広い出力振幅可変幅を実現するには、出力電流の可変幅が広いカレントミラー回路を構成しやすいという点において、デプレッションモードHEMTよりもバイポーラトランジスタが有利である。また、HBTは従来適用していたHEMT⁽³⁾に比べて相互コンダクタンス(gm)が高く、高電圧利得が期待できる。

今回、量産性に優れ、かつ高速/高耐圧特性を持つInGaP/GaAs HBTを適用し、高入力感度/広出力振幅可変幅を持つ駆動用ICを開発したので、その設計・評価結果について述べる。

2. 素子構造及び性能

適用したトランジスタの断面図を図1に示す。量産性を考慮して、携帯電話用途のInGaP/GaAs HBT⁽⁴⁾の構造をそのまま採用している。しかし、携帯用途ではハイパワー素子として耐圧を確保するためにコレクタの厚みを9,000 Åとしている。その結果、電子のコレクタ走行時間が長くなり遮断周波数 f_T が低く、10Gbps動作のICに適用するには不十分な性能であった。そこで、素子の高速化のためにコレクタ層の厚みを最適化した。

図2に、コレクタ層厚をパラメータとしたときの f_T/f_{max} (最大発振周波数)の J_c (電流密度)依存性を示す。コレクタ層厚を従来の9,000 Åから5,000 Åまで薄くすると、電子のコレクタ走行時間が短縮され f_T が改善される。これに伴って f_{max} も改善される。さらに3,000 Åまで薄くすると、同様に f_T は改善されるが、 f_{max} は f_T の改善効果よりもベース-コレクタ間容量の増加に支配されるようになり、逆に劣化してしまうというトレードオフが確認できた。この結果から、コレクタ層厚は5,000 Åを採用した。この場合の最大 f_T/f_{max} は $J_c = 5 \times 10^4 \text{ A/cm}^2$ で各々60/80GHzを得た。

3. 回路設計

ICの回路構成を図3に示す。このICは、波形整形用のフリップフロップ(D-FF)内蔵で、外部信号制御(CSEL)により動作/非動作の切り替えが可能である。非動作時には




図1. InGaP/GaAs HBTの断面図




図2. f_T/f_{max} の電流密度依存性




図3. 回路構成

不要な回路電流をシャットダウンし、消費電力の削減を図った。ほかに、クロスポイント調整／オフセット調整／出力振幅調整機能を持っている。出力バッファ部は、チップサイズ縮小のため集中定数型の差動回路で構成した。チップサイズは2.3mm×1.6mmである。図4に5mm角32ピンプラスチックモールドパッケージの外観を示す。このパッケージへのチップ実装時には、チップ-パッケージリード間のワイヤが長くなることで帯域劣化の要因となる等、出力波形に悪影響を及ぼすことが懸念される。この対策として、図3に示すように、出力端の内部終端抵抗をチップ内部でGND電位に終端するのではなく、各々の終端抵抗に対して終端端子GND0及びGND0Nを設け、出力端子と同様にそれぞれワイヤを介してパッケージリードに接続し、パッケージ外部でGND電位に終端する構成とした。この構成は、ワイヤのインダクタピーキングによる広帯域化が図れると同時に、ワイヤ長に応じてピーキング量が調整可能であるという利点がある⁽⁵⁾。

4. 評価結果

ベアチップとパッケージ状態の電気特性を図5に示す評価ボードに各々実装して評価した。図6にICの出力波形(@10Gbps, PRBS2³¹-1, 入力振幅0.1V_{pp}/side)を示す。最大出力振幅は3V_{pp}で、最大出力時における立ち上がり／立ち下がり時間(t_r/t_f)はベアチップとパッケージ共に30/30ps以下、ジッタはD-FF動作／非動作時とも12ps以下であり、ベアチップとパッケージ品両方でEAを駆動するのに十分な良好な波

形を確認した。また、出力振幅を1V_{pp}まで下げた場合でも波形の劣化は見られない。この1～3V_{pp}という出力振幅可変幅は、アンクルドレーザの温度に依存した駆動条件を十分満足できる。図7に入力振幅依存性を示す。D-FF動作／非動作時とも入力振幅が0.05V_{pp}/sideまで小さくなくても、出力波形の劣化は見られない。0.05V_{pp}/sideという高感度な特性は、CMOS多重化LSIの出力振幅に対して十分マージンのある値である。図8にクロスポイント可変特性を示す。制御範囲は30～80%であり、クロスポイント80%においても良好な出力波形が得られている。また、オフセット電圧の制御範囲は図9に示すとおり-1～0V




図4. パッケージの外観




図5. 評価ボード




図6. 出力波形




図7. 入力振幅依存性




図8. クロスポイント可変特性




図9. オフセット電圧可変特性

を得た。これらの可変特性により、EA駆動において高品質光出力波形を実現することができる。消費電力は、電源電圧 $-5.2V$ 、出力振幅 $3V_{pp}$ において、D-FF動作時で $1.5W$ 、D-FF非動作時で $1.3W$ である。表1に主要特性を示す。

5. むすび

高速用途に特性改善したInGaP/GaAs HBTを用いて、高入力感度と広い出力振幅可変幅を持つEA/LD駆動用IC

表1. 主要特性

最大出力振幅	$3V_{pp}$
t_r/t_f	$< 30/30ps$
ジッタpp	$< 12ps$
入力感度	$0.05V_{pp}/side$
出力振幅可変範囲	$1\sim 3V_{pp}$
クロスポイント調整範囲	$30\sim 80\%$
オフセット電圧調整範囲	$-1\sim 0V$
位相余裕	$> 270^\circ$
出力反射減衰量	$-12dB$ (ベアチップ)
@10GHz, マーク時	$-8dB$ (パッケージ品)
消費電力	$1.5W$ (D-FF動作時)
	$1.3W$ (D-FF非動作時)
電源電圧	$-5.2V$

を開発した。さらに、量産性に優れたInGaP/GaAs HBTを適用したことにより低コスト化を実現するとともに、チップレイアウト/実装上の工夫により、5mm角プラスチックパッケージ品においてもベアチップと同等な波形出力が可能となりパッケージの小型化及び実装コストの削減を達成した。

この製品は、10Gbps光送信器の高性能化と同時に、小型/低消費電力化及び低コスト化に貢献できる。

参考文献

- (1) Yoshimura, T., et al.: A 10Gbase Ethernet Transceiver (LAN PHY) in a 1.8V, $0.18\mu m$ SOI/CMOS Technology, IEICE Trans. Electron., **E86-C**, No.4, 643~651 (2003)
- (2) Sakaino, G., et al.: Uncooled and Directly Modulated $1.3\mu m$ DFB Laser Diode for Serial 10Gb/s Ethernet, ECOC2000 Digest, 1, 125~126 (2000)
- (3) Miyashita, M., et al.: A 10-Gb/s AlGaAs/InGaAs p-HEMT Distributed EA Driver with a D-flipflop for Optical Fiber Links, IEEE GaAs IC Symp. Digest, 205~208 (2000)
- (4) Yamamoto, K., et al.: A GSM/EDGE Dual-Mode, 900/1800/1900-MHz Triple-Band HBT MMIC Power Amplifier Module, IEEE RFIC Symp. Digest, 245~248 (2002)
- (5) 宮下美代, ほか: 10Gbit/s InGaP/GaAs HBTドライバIC, 信学会ソサイエティ大会, C10-1 (2003)


40Gbps 導波路型フォトダイオード

中路雅晴*
石村栄太郎*
花巻吉彦**

要 旨

高度情報化社会において、情報伝達の高速度・大容量化が求められ、次世代光通信システム用に40Gbps光通信システムの開発が進められている。その40Gbps光通信システム用受光素子では、従来10Gbps光通信システム用受光素子で要求されていたのと同程度の感度を維持しつつ、より広い帯域が要求されている。この要求を実現するために、素子側面から光を入射する導波路構造をした受光素子が以前から検討されてきた。この構造では、光の伝搬方向とキャリアの移動方向が直交しているため、感度と帯域をほぼ

独立に設計することができる。しかしながら、導波路を形成する半導体材料の屈折率が波長によって変化するため、大きな感度の波長依存性が存在する。今回、非対称の導波路構造を用いることで、1,300nmから1,600nmの波長範囲で0.8A/W以上の高い感度を持ち、帯域が50GHz以上の受光素子を開発した。また、電界を遮蔽(しゃへい)して動作電圧の上昇をもたらすp型不純物の吸収層への拡散を抑えて、-1Vといった低電圧で、42GHzの帯域を実現した。



40Gbps導波路型フォトダイオードの外観図

40Gbps光通信システム用受光素子の外形図及び導波路近傍の模式図を示す。導波路構造を採用することで、光の伝搬方向とキャリア(電子・ホール)の移動方向を直行させることができ、感度と帯域をほぼ独立に設計することが可能である。今回は、この導波路構造を非対称の構造にし、かつp型不純物の吸収層への拡散を低減させるためにスペーサ層を挿入することで、広い波長範囲で高感度、広帯域を低電圧での動作で実現した。

1. ま え が き

高度情報化社会において、より多くの情報をより速く、より早く送ることが求められるようになり、通信速度が、2.5Gbpsから10Gbpsへと高速・大容量化が進んできている。最近では、更なる高速・大容量化のために40Gbps光通信システムの開発が進められている。40Gbps光通信用受光素子では、10Gbps光通信用受光素子と同等の感度を維持したまま、広帯域化が要求されている。しかし、素子上面から信号光を入射する従来の面入射構造では、感度と帯域がトレードオフの関係にあるため、感度を維持したまま帯域を広げることは困難である。この感度と帯域のトレードオフを克服するために素子の側面から光を入射する導波路構造を用いることが検討されてきた⁽¹⁾。しかしながら、導波路を形成する半導体材料の屈折率が光の波長によって変化するため、導波路型受光素子には、大きな感度の波長依存性が存在する。そのために、広い波長範囲で高い感度を得るのが難しかった。今回、非対称の導波路構造を用いることで、広い波長範囲で高い感度を維持したまま、40Gbps光通信用受光素子に要求されている帯域よりも十分に広帯域な受光素子を開発した。また、電界を遮蔽して動作電圧の上昇をもたらすp型不純物の吸収層への拡散を抑えて、吸収層の不純物濃度を低減し、低電圧動作を実現できたので以下に述べる。

2. 導波路構造の利点

40Gbps光通信用受光素子では、超高速応答が要求されるため、逆バイアスによって空乏化された吸収層内で発生したキャリアが信号として取り出されるまでの時間によって決まる帯域(f_T)が素子の帯域を制限する要因の一つになってくる。今回開発を行った導波路構造の受光素子(図1)

では、素子側面から光を入射させるため、光の進行方向は横方向である。また、逆バイアスによって発生する電界の方向、すなわちキャリアの移動する方向は、上下方向となり、光の進行方向とキャリアの移動方向は互いに独立となる。光の進行方向とキャリアの移動方向が同じ面入射型構造では、光吸収層に対して垂直に光を入射するため、吸収層を薄膜化してキャリアの走行時間を短くした場合、吸収層を透過する光が増え、感度の低下が生じる。逆に、吸収層を厚くした場合は、感度は向上するが、キャリアの走行時間が長くなるといったトレードオフが発生していた。しかし、光の進行方向とキャリアの移動方向が互いに独立である導波路構造では、それぞれをほぼ独立に設計することができ、このトレードオフを回避することが可能である。

3. 導波路設計

まず、吸収層の厚さを決めるために、吸収層厚と f_T の関係を図2に示す。吸収層はすべて空乏化されていると仮定し、キャリアの平均速度を $5.4 \times 10^6 \text{cm/s}$ とした。この図からも分かるように、40GHz以上の帯域を得るためには、吸




図2. キャリアの走行時間で決まる帯域の吸収層厚依存性




図1. 導波路型受光素子外観図

収層厚を $0.7\mu\text{m}$ 以下にする必要がある。素子容量と素子抵抗で決まる帯域の影響も考慮すると、 $f_T=60\text{GHz}$ 以上となる $0.5\mu\text{m}$ よりも薄く設計する必要がある。

次に、Beam Propagation Methodを用いて、導波路の設計を行った。図3に、計算に用いた導波路部の構造を示す。吸収層はInGaAs、光閉込層にInGaAsP、クラッド層はInPとした。InGaAsP光閉込層の組成は、O、Cバンド帯で使用できるように、それぞれのバンド帯の光に対して透明になる組成を用いた。InGaAs層厚を $0.5\mu\text{m}$ とし、導波路長を $15\mu\text{m}$ と十分長くとり、光閉込層の層厚を $d_1=d_2$ とした場合の光閉込層厚と感度の関係を図4に示す。入射光の波長が $1,300\text{nm}$ のとき、光閉込層厚が $0.4\mu\text{m}$ 、波長が $1,550\text{nm}$ のとき、層厚が $0.6\mu\text{m}$ で感度が最も良くなる。この場合の感度は、それぞれ 0.90A/W と 0.93A/W である。このように、対称構造では、各波長に対して最適な光閉込層厚が異なるため、素子を試作する場合、各波長の最適な層厚間の層厚、この場合は、 $0.4\sim 0.6\mu\text{m}$ の間の層厚になる。このため、若干であるが、最適な層厚に対して感度の低下が生じる。

続いて、光閉込層の層厚が $d_1 \neq d_2$ の場合についても計算を行った。ここでは、InGaAsP層の合計層厚(d_1+d_2)を $1.05\mu\text{m}$ とした場合について計算を行ったので結果を図5




図3. 導波路の模式図




図4. 感度の光閉込層厚依存性(対称導波路)

に示す。この図では、 $d_1 < d_2$ の場合のみ示したが、 d_1 と d_2 の層厚を入れ替えた場合でも計算結果は同じになる。この図からも分かるように、層厚を非対称にすることで入射光の波長が $1,300\text{nm}$ 、 $1,550\text{nm}$ 共に感度が向上している。それぞれの波長で感度が最大となる層厚はほぼ一致しており、 $d_1=0.35\mu\text{m}$ 、 $d_2=0.7\mu\text{m}$ のときに 0.91A/W 及び 0.95A/W となる。この値は対称構造におけるそれぞれの波長での感度の最大値よりも高い値になっており、非対称構造にすることで、より高い感度が達成できることを示している。この非対称構造を用いて実際の素子を試作した。

4. 素子構造

試作した素子(図1)は、低転位のFeドープ-InP(Fe-InP)基板上に、有機金属気相成長法を用いて、n-InGaAsコンタクト層、n-InPクラッド層、n-InGaAs光閉込層、i-InGaAs光吸収層、i-InGaAsPスペーサ層、p-InGaAsP光閉込層、p-InPクラッド層、p-InGaAsコンタクト層と順に積層した。i-InGaAs光吸収層とp-InGaAsP光閉込層の間にi-InGaAsPスペーサ層を挿入している。これによって拡散のしやすいp型ドーパントの光吸収層への拡散量を減少させ、光吸収層ほぼ全域で $1 \times 10^{16}\text{cm}^{-3}$ 以下のキャリア濃度を実現した。また、素子容量を少なくするため、及び信頼性向上のためにFe-InPで埋め込んだ。また、素子最表面をSiNでパッシベーションした。素子上面にアノード、カソード両電極を配置し、フリップチップ実装を可能にした。信号入射面は、光吸収層が直接露出しないように、Fe-InP窓層が残るように劈開(へきかい)を行った後、ARコーティングを施した。

5. 素子特性

このようにして試作された素子の動作電圧と帯域の関係を図6に示す。入射光の波長は $1,550\text{nm}$ である。 -1V 印加時での帯域が 48GHz の素子が得られた。 -1V という非常に低電圧で動作しているのは、スペーサ層の挿入による吸




図5. 感度の光閉込層厚依存性
(非対称導波路： $d_1+d_2=1.05\mu\text{m}$)




図6. 帯域の動作電圧依存性




図7. 感度の波長依存性

収層の不純物濃度低減の効果と思われる。筆者が知る限り、実用レベルの導波路型 pin フォトダイオードにおいて、 -1V で 42GHz の帯域が得られた報告は初めてである。さらに、印加電圧を大きくすることで帯域が広がり、 -2V で 50GHz の素子が得られた。測定装置の限界で 50GHz 以上の帯域を測定することができないが、印加電圧が -3V になるまで 50GHz でのレスポンスが向上しており、帯域が広がっていると推測される。

続いて、入射光の波長を $1,300\text{nm}$ から $1,600\text{nm}$ まで変化した場合の感度を測定した。図7からも分かるように、 $1,300\text{nm}$ で 0.81A/W 、 $1,550\text{nm}$ で 0.91A/W の感度が得られている。設計値に対して感度が劣化しているのは、端面での光のけられや、計算では InP 窓層を考慮していなかったことなどにより差が生じたためと思われる。また、測定したすべての波長で 0.8A/W 以上の特性が得られており、通信用フォトダイオードとしては、十分に実用可能な感度が得られた。

6. むすび

導波路構造をした 40Gbps 光通信用受光素子の開発を行った。吸収層を薄膜化し、不純物の拡散プロファイルを考慮することで、低電圧 (-1V)、広帯域 (42GHz) のフォトダイオードを実現した。また、 -2V 以上で 50GHz 以上の帯域を実現した。非対称導波路構造を用いることで、 $1,300\text{nm}$ から $1,600\text{nm}$ までの波長範囲で 0.8A/W 以上と非常に高い感度が得られた。この導波路型フォトダイオードは、Oバンド帯及びCバンド帯両方が用いられるメトロエリアネットワーク等のアプリケーションにおいて 40Gbps 通信用受光素子として非常に有望である。

参考文献

- (1) K. Kato, et al: Design of Ultrawide-Band, High-Sensitivity p-i-n Protodetectors, IEICE TRANS. ELECTRON., E76-C, No.2 (1993)

高速光変調器シミュレーション技術


宮崎泰典*
 鴫崎晋也**
 青柳利隆*

要旨

InGaAsP系量子井戸吸収層を用いた電界吸収型光変調器 (Electro-Absorption Modulator: EAM), 及びこれを分布帰還型レーザとモノリシックに集積した変調器集積型レーザ (EAM-integrated Laser Diode: EAM-LD) は, 2.5~40Gbpsの光伝送システム用高速変調光源として, メトロ系からトランスポート系までの幅広いシステムで使われている。三菱電機では, これらのデバイスの開発を進めるに当たり, デバイス設計の段階で幾つかの数値シミュレーション技術を積極的に取り入れてきた。これにより, 特性改善のポイントを効果的に見極めるとともに, 設計パラメータの絞り込みを行うことで, EAM及びEAM-LDの開発工期短縮を図った。

本稿では, 超高速伝送用EAMの設計に用いる数値シミュレーション技術について述べる。初めに, 群遅延分散を

持つ光ファイバ内を伝搬する光波形の変形とそれによる受信感度の悪化(パワーペナルティ)をEAMの波長チャープをパラメータとして計算し, EAMのチャープの目標値を定めた。次に, チャープ増加の原因として結晶成長中の不純物拡散に着目し, 拡散シミュレーションにより効果的に拡散不純物濃度を低減できる設計を見だし, 実試作でチャープ低減を確認した。さらに, EA変調器吸収層の屈折率と吸収係数を記述するモデルについて検討し, 量子閉じ込めフランツ・ケルディッシュ効果(Quantum-Confined Franz-Keldysh Effect: QCFKE)を考慮することでチャープ特性の計算が実測とよく一致した。このモデルを用いて設計した非対称量子井戸吸収層を持つEAMを試作し, 40Gbps品として初めて低チャープ動作を実証した。



超高速光伝送システム用EA変調器(EAM)及びEA変調器集積型レーザ(EAM-LD)

10~40Gbps超高速光伝送ネットワーク用の送信光源として開発したEAM及びEAM-LDを示す。EAMの波長チャープ特性は図中の吸収層及び吸収層内の不純物濃度分布に大きく依存する。数値シミュレーション技術を用いてネットワークノード間の伝送ペナルティ条件をチャープ条件に置き換えるとともに, 吸収層内の不純物濃度低減に有効な設計と, 非対称量子井戸を用いた低チャープ化手法の有効性を検討した。

1. ま え が き

10Gbps伝送用EAM-LD⁽¹⁾及び40Gbps伝送用EAM⁽²⁾の更なる性能向上に有効な手段を検討する目的で、デバイス設計に取り入れた数値シミュレーション技術につき述べる。

第一に、EAMの波長チャープが伝送特性に与える影響をシミュレートし、チャープの目標値を設定した。第二に、チャープ増大の原因としてEAM吸収層に拡散する不純物密度に着目し、結晶成長中の不純物拡散状態をシミュレーションすることにより吸収層内不純物密度低減の方法を見いだした。第三にEAM吸収層の屈折率と吸収係数を精度良く算出するモデルについて検討し、実測とよく一致することを確認した。このモデルを用いて設計した独自の非対称量子井戸吸収層を持つEAMを作製し、40Gbps品として初めての低チャープ動作を確認した。

2. シミュレーションモデル

EAMは、半導体のpin接合に逆バイアス電圧を加えてi層を構成する吸収層の電界強度を変調することで、吸収層の吸収係数を変調して光変調を行うデバイスである。EAMの消光比特性及びチャープ特性を支配する吸収層の複素屈折率は、吸収層に用いるInGaAsP/InGaAsP量子井戸の構造パラメータ、物性定数及び吸収層各部の電界強度分布に依存する。吸収層各部の電界強度分布は、吸収層内に拡散してイオン化した不純物の濃度分布に依存する。したがって、EAMの消光特性、チャープ特性の設計には実際の結晶成長条件等を反映した不純物拡散モデルと、吸収層の複素屈折率を精度良く得られるモデルが必要である。

一方、チャープ特性の目標を定めるには、群遅延分散を持つ光ファイバを通して信号光を伝送する際の光波形の変形や符号誤り率(Bit Error Rate: BER)を得られるシミュレーションモデルを用いることが有効である。以上から、EAMの設計パラメータ、プロセス条件からデバイス性能及びシステム性能を予測できるよう、図1のようなシミュレーションモデルを構成した。




図1. 高速光変調器のシミュレーションフロー

3. 伝送特性シミュレーション

EAM-LDの10Gbps伝送特性シミュレーションを行い、要求される分散耐力からEAMのチャープパラメータ α の必要条件を求めた。 α は電界印加時の吸収層の屈折率変化 Δn と吸収係数変化 Δk の比として式(1)で定義される。

$$\alpha = \frac{\Delta n}{\Delta k} \dots\dots\dots(1)$$

光ファイバ伝送後の光波形は以下の順序に従ってシミュレートすることができる。①EAMの等価回路をキャパシタンスと抵抗の直列接続で表し、これに変調信号パルスを印加したときにキャパシタンス両端に加わる電圧 $V_c(t)$ を求める。②消光比($E_x(V)$ [dB])と α パラメータ $\alpha(V)$ からEAM出力光の強度 $P(t)$ と位相 $\phi(t)$ の時間変化を計算し、出力光電界 $E(t)$ を計算する。

$$P(t) = P_0 \cdot 10^{\frac{E_x(V_c(t))}{10}} \dots\dots\dots(2)$$

$$\frac{d\phi}{dt} = \frac{\alpha(V_c(t))}{2} \cdot \frac{1}{P(t)} \cdot \frac{dP(t)}{dt} \dots\dots\dots(3)$$

$$E(t) = E_r(t) + jE_i(t) \dots\dots\dots(4)$$

$$= \sqrt{P(t)} \cdot \exp(j\phi(t)) \dots\dots\dots(5)$$

③光電界(式(4))をフーリエ変換し、これとファイバの伝達関数 $H_f(\omega)$ との積を逆フーリエ変換したものを光ファイバ伝送後の光波形とする。伝送後光波形を典型的な特性の光受信機に通して得られるBERを計算し、伝送前光波形から計算したBERと比較して受信感度の差(パワーペナルティ)を定義した。

典型的なEAM-LDにおけるチャープ α の電圧依存性を

$$\alpha(-V) = \alpha_0 \left(1 - \frac{2V}{3}\right) \dots\dots\dots(6)$$

と表して、種々の α_0 を持つEAM-LDのパワーペナルティの群遅延分散(D)依存性を計算した結果を図2に示す。パワーペナルティの目標を1 dB以下(@ $D = \pm 400$ ps/nm)とすると、 $\alpha_0 < 1$ が必要であることが分かり、 α の目標値を




図2. パワーペナルティのシミュレーション結果

定めることができる。従来のEAM-LDにおいて α パラメータがこれより大きい原因を解析した結果、光吸収により生じるフォトキャリアが量子井戸内に蓄積されるためであることが判明し、これを低減するために価電子帯オフセットが小さい“浅い量子井戸”を用いて $\alpha_0 < 1$ のチャープ特性と1 dB以下のパワーペナルティを持つEAM-LD⁽³⁾を実現した(図3)。

4. 拡散シミュレーション

EAM-LDのp型InP層を有機金属化学気相成長法(Metal-Organic Chemical Vapor Deposition : MOCVD)により形成する際にはアクセプタとしてZnを用いているが、ZnはInP中で格子間原子(Zn_i)及び、Inを置換したZnとP空孔との複合欠陥($V_PZn_{In}V_P$)を形成し、隣接するアンドープ層にこれらが拡散して、Zn濃度分布に二重のフロントを示す⁽⁴⁾ことが知られている。これらの拡散メカニズムを考慮して結晶成長中のZn分布をシミュレーション⁽⁵⁾することによりEAM吸収層内部に拡散するZn濃度を低減する方法を検討した。

拡散シミュレーションは、拡散方程式

$$\frac{\partial [Zn]}{\partial t} = D_i \frac{\partial^2 [Zn_i]}{\partial x^2} + D_d \frac{\partial^2 [V_PZn_{In}V_P]}{\partial x^2} \dots\dots\dots(7)$$

を実際の結晶成長条件(温度、時間)を考慮して有限差分法で解いて行った。最初に、作製したデバイスの吸収層付近のZn濃度分布を2次イオン質量分析(Secondary Ion Mass Spectroscopy : SIMS)により測定し、拡散係数 D_i , D_d をフィッティングにより求めた。実測したZn濃度分布とシミュレーションの結果を図4に示す。実測とシミュレーションがよく一致しており、吸収層内に拡散するZnは主に複合欠陥 $V_PZn_{In}V_P$ の拡散により吸収層に運ばれることが分かる。

p型層のZn濃度分布を変えてシミュレーションした結果、p-InPクラッド層のうち吸収層に隣接する部分のZn濃度を減らすことが吸収層内に拡散するZn濃度の低減に有効であることが分かった。これを実際に適用したEAM-




図3. 低チャープEAM-LDの測定結果

LDの消光比特性を従来のものと比較して図5に示す。Zn拡散低減により0V付近の光強度変化が小さくなると同時に-2V以上の消光比が増大しており、変調時光波形のアイ開口と消光比を同時に改善できる。

5. 低チャープEAMの設計

EAM吸収層に用いる量子井戸のポテンシャル分布を適切に設計することにより消光特性やチャープ特性を制御することができる。当社では、量子井戸内のポテンシャル分布に非対称性を導入した“非対称量子井戸構造”をEAM吸収層に用いることで消光特性の悪化なくチャープのみを低減することが可能であり40Gbps変調時の良好な波形と低チャープ動作を両立できることを世界に先駆けて実証した⁽⁶⁾。

通常、EAM吸収係数は量子閉じ込めシュタルク効果(Quantum-Confined Stark Effect : QCSE)の寄与分とバンド間吸収の寄与分の和として表されるが、当社ではバンド間吸収をQCFKE⁽⁷⁾として扱うことで、シミュレーションと実測がよく合うことを見いだした。吸収係数 α_{total} は次式で表される。

$$\alpha_{total}(h\nu) = \sum_j \Gamma_{opt}^j [\alpha_{QCSE}^j(h\nu) + \alpha_{QCFKE}^j(h\nu)] \dots\dots\dots(8)$$




図4. Zn拡散の実測結果とシミュレーション結果




図5. Zn拡散低減の消光比特性改善効果




図6. α パラメータ計算結果(a)(b), 測定結果(c)

$$\alpha_{\text{QCFKE}}^j(h\nu) = \frac{\alpha_{\text{2D}}^j}{L_z} \sum_{\langle n_x, n_y \rangle} \left[\tan^{-1} \left(-\frac{E_n^i + E_{n_x}^j + E_{n_y}^k - h\nu}{\Gamma} \right) + \frac{\pi}{2} \right] |\langle \phi_{n_x}^j | \phi_{n_y}^k \rangle|^2 \dots (9)$$

$$\alpha_{\text{2D}}^j = \frac{8\pi^2 e^2}{\omega n c m_0^2} |M_0|^2 \frac{2\mu_h^j}{h^2} \dots (10)$$

式(8)~(10)で α_{QCSE} , α_{QCFKE} はそれぞれQCSE, QCFKEによる吸収係数であり, j は量子井戸の番号を表す。式(8)~(10)により得られる吸収係数をKramers-Kronig変換して屈折率, チャープを計算する。非対称量子井戸のパラメータを変えてシミュレーションを行った結果, 非対称量子井戸を用いることで通常量子井戸と比較して消光比特性を損なうことなくチャープを低減できることが分かった。図6(a)(b)に α パラメータのシミュレーション結果を示す。(a)(b)両者の消光比特性は同等であり, 非対称量子井戸の導入により消光特性を悪化させることなくチャープを低減できると考えられる。(a)(b)両構造を用いて作製した素子の α パラメータの実測結果を図6(c)に示す。実測結果はシミュレーションとよく一致しており, 非対称量子井戸を用いることで消光特性の悪化なくチャープのみ低減することが確認できた。また, このEAMを用いて40Gbps変調実験を行い, 標準マスク規定(STM256/OC768)を満たす良好な光波形と11dB以上の高い変調時消光比が得られることを確認した(図7)。

6. む す び

10Gbps伝送用低チャープEAM-LD及び40Gbps伝送用低チャープEAMの設計に用いたシミュレーション技術について示した。シミュレーションを用いることにより, 要求される伝送特性を満たすために必要なチャープの条件, 不純物拡散低減に有効なデバイス最適設計, 低チャープ化に有効な量子井戸最適設計が得られ, 10GbpsEAM-LD及び40GbpsEAMの低チャープ動作が可能になった。シミュレーション技術は, デバイス性能目標の設定, デバイス設計及びプロセス条件設定に有用であり, 今後も光デバイス開発において重要な役割を担い続けると考える。

参 考 文 献

(1) 中島康雄, ほか: 10Gbps波長多重通信用変調器集積




図7. 非対称量子井戸を用いたEAMの40Gbps変調光波形

型レーザ, 三菱電機技報, 74, No.6, 369~372 (2000)
 (2) 高木和久, ほか: 半絶縁性InP基板を用いた40Gbps電界吸収型光変調器, 三菱電機技報, 76, No.2, 121~124 (2002)
 (3) Miyazaki, Y., et al.: Extremely Small-Chirp EA-Modulator Integrated DFB-LD With Shallow Quantum Well Absorption Layer, IEEE J. Quantum Electron., 38, No.8, 1075~1080 (2002)
 (4) Yamada, M., et al.: Double zinc diffusion fronts in InP-Theory and experiment, Appl. Phys. Lett., 43, No.6, 595~596 (1983)
 (5) Peiner, E., et al.: Unintentional redistribution of Zn in InGaAsP/InP heterostructures, Jpn. J. Appl. Phys., 35, 557~563 (1996)
 (6) Miyazaki, Y., et al.: Small chirp 40Gbps EA modulator with novel asymmetric quantum well absorption layer, 28th European Conference on Optical Communication, (ECOC 2002), paper 10.5.6, Copenhagen (2002)
 (7) Miller, D.A.B., et al.: Relation between electroabsorption in bulk semiconductors and in quantum wells: The quantum-confined Franz-Keldysh effect, Phys. Rev. B, 33, No.10, 6976~6982 (1986)

40Gbps用光モジュール及び トランスポンダ

八田竜夫* 酒井清秀*
石崎光範** 本島邦明*
比嘉盛雄***


要旨

インターネットがコンピュータ間のデータ送受信のみならず映像配信や電話機能も担うようになってくるにつれ、ネット上のデータ転送をつかさどるルータのスループットの増大要求はとどまることを知らない。今後、1 Tbpsに迫るハイエンドルータの需要が基幹ネットワークに入り込んで伸びていくと予測される。現在、局内で複数のルータ間をつなぐ短距離光配線の主流は2.5Gbpsであるが、このようなハイエンドルータ間の接続に2.5Gbpsの光インタフェースを使用すると、ルータに接続する光ファイバの本数が400本程度にもなり、装置の大型化や維持・管理の煩雑さを招くという問題があった。

このような問題を解決するために開発されたのが

40Gbpsトランスポンダである。トランスポンダとは低速の電気信号を多重・分離する機能を備えた光送受信器のことを指し、2.5Gbpsの信号線16本を40Gbpsの超高速信号に束ねて1本の光ファイバで伝送する機能を持っている。そのため、通信ネットワークのコアに置かれる波長多重端末やルータ間を接続する光ファイバの本数を16分の1に減らすことができるという特長がある。

ここでは、トランスポンダとその内部に使用されている光モジュールの開発内容について述べる。InPプロセス技術、SiGeプロセス技術、フィードスルーパッケージ技術、フリップチップ実装技術といった新技術を適用し、温度や電源変動に対しても安定なトランスポンダが実現した。



40Gbpsトランスポンダ導入による効果

IP電話や映像サービスまでインターネットが取り扱うようになると、都市域ネットワークを構成する大容量のルータやストレージデバイス間を高速で接続する必要が生じる。現在主流の2.5Gbpsでテラビット級の処理能力を持つ機器をつなぐと百本以上の光ファイバが理論上必要となるため、40Gbpsトランスポンダを導入して16分の1に光ファイバやインタフェースカードを削減することのメリットは大きい。

1. ま え が き

40Gbpsトランスポンダの実現は、そこに搭載される光モジュールやIC群それ自体の高速化技術と、それらの複数のコンポーネントを低損失かつ低コストに接続する高周波配線技術によるところが大きい。そこで、本稿では、高周波実装の観点を中心に議論を進める。

まず最初に、トランスポンダ全体の機能とその機能を実現するために開発されたデバイス群の位置付けについて紹介する。次に、光送信波形の劣化を抑えるために新規に開発されたドライバIC内蔵光変調器モジュールについて述べる。さらに、受信感度を向上させるためにフリップチップ実装技術を適用してフォトダイオード(以下“PD”という。)とトランスインピーダンスICをハイブリッド集積したPDプリアンプモジュールについて解説し、新しく適用されたフリップチップ実装技術の信頼性についても触れる。最後に、これら新技術を適用したトランスポンダの性能評価結果について考察する。

2. トランスポンダの機能ブロック

トランスポンダは、低速な電気信号の多重・分離機能を備えた高機能な光送受信器である。ここで言う低速とは16並列の2.5Gbps信号を指し、SONET/SDHフレームとの電気インタフェースに用いられている。図1に、トランスポンダ全体の機能ブロック図を示す。16並列2.5Gbpsの電気信号インタフェース、40Gbpsの光信号インタフェース、光送受信信号の最適制御や性能監視に用いられる制御・モニタインタフェースの3つのインタフェースは、それぞれOIF (Optical Internetworking Forum), ITU-T (International Telecommunications Union-Telecom), 300-pin

MSA (Multi Source Agreement)の世界標準に完全準拠している。したがって、ユーザーは最先端の機器にもかかわらず、安定供給と普及に伴う低コスト化のメリットを将来にわたって享受することができる。図2に、トランスポンダ内部の部品配置を示す。搭載されている高速信号処理回路のほとんどはSiGe BiCMOS (Silicon Germanium Bipolar Complementary metal-oxide semiconductor)プロセス技術で開発されたMUX/DEMUX ICで実現されているため、高機能にもかかわらずシンプルなデバイスのレイアウトとなっている。一般的に、光送受信器においては、内部に実装されるパッケージ部品点数の削減が低コスト化と高性能化の両立に有効である。そこで、電界吸収型光変調素子とドライバICが同一パッケージ内に収められた光変調器モジュール、プリアンプ上にPDがハイブリッド集積されたPDプリアンプモジュールを新規に開発した。さらに、40Gbpsの超高速配線部分においても、これまで常識的となっていた同軸ケーブル/コネクタによる接続を一切排除し、セラミック基板上の配線パターンと光モジュールパッ




図2. 40Gbpsトランスポンダ内部のレイアウト




図1. 40Gbpsトランスポンダの機能ブロック図

ケーシング側のフィードスルーピンを金線でボンディングした。将来の商用化の進行とともに当然想定される低コスト化やダウンサイジングの要求にも十分対応できる部品構成となっている。

また、トランスポンダの外部からの制御はI²Cインタフェースにより実現されている。アラーム機能による動作の正常性の監視に加えて、トランスポンダの各種動作条件の設定を行うことができる。

3. ドライバIC内蔵光変調器モジュール

光変調器からの光出力波形は、光送信部の品質を決める重要なパラメータである。光変調器としては、非対称量子井戸構造を吸収層に用いて波長チャープ低減と消光特性改善の両立を図った非対称量子井戸構造吸収層を持つ電界吸収型(Electro-Absorption: EA)光変調器⁽¹⁾を開発し搭載した。さらに、光変調器のドライバICを、光変調器モジュールに内蔵した。図3に、従来の光変調器モジュール⁽²⁾と比較する形で、ドライバIC内蔵光変調器モジュール⁽³⁾の構成を示す。InP HBT(Indium Phosphide Hetero Bipolar Transistor)プロセスで作製されたドライバICと光変調器素子を1パッケージに集積実装することで、高価な高周波パッケージの使用数を削減するとともに、デバイス間をコネクタやケーブルで接続した際に発生していた高周波特性の劣化を抑えることに成功している。

4. PDプリアンプモジュールとフリップチップ実装技術

図4に、PDプリアンプモジュールの内部構造を示す。




図3. ドライバIC内蔵光変調器モジュールの構成




図4. PDプリアンプモジュールの内部構造

受光部には導波路型PDを採用しており、0.1pF以下の低容量と1.55 μ mにおいて0.86A/Wの高い受光感度を両立している。また、受光感度は少し劣るものの、1.3 μ mから1.55 μ mまでの広い波長範囲に適用可能なモジュールも別途開発済みであり搭載可能である⁽⁴⁾。導波路型PDの受光部は、1 μ m程度の小さな領域のため光ファイバからの出射光を効率的に導波路に導くために光学的な結合には非球面レンズを使用した。さらに、PDとプリアンプICとは、フリップチップ実装によりハイブリッド集積されている⁽⁵⁾。図5に、フリップチップ実装の手順を示す。超音波接合によりIC上に金スタッドバンプを形成し、その上からPDを熱圧着する。金の固層拡散接合を用いるこの方式では、実装作業時の加熱条件は300 $^{\circ}$ C以下でよく、実装温度に気を付けなければならないInP系のプリアンプICやPDに対しては好都合である。図6に、フリップチップ実装後の-40/85 $^{\circ}$ Cヒートサイクルにおける光学的結合効率の安定性を示す。はんだよりも融点が高い金バンプ素材で接合されているため、過酷な環境温度の変化に対する光軸の安定性が優れていることが分かる。なお、この試験では、簡易的に評価できるようPDの代わりに同等の小さな発光領域を持つ半導体レーザを用いた。

この実装技術は、PDの高周波性能を引き出すのに大変役立っている。図7に、PDの配線インダクタンスが及ぼす群遅延特性の計算結果を示す。ワイヤボンディングを用





図6. フリップチップ実装後の光軸の安定性




図7. PDの配線インダクタンスと群遅延特性




図8. 40Gbpsトランスポンダの光出力波形

いた場合には、わずか500 μ mのワイヤでも400pH程度のインダクタンスが生じる。これによる群遅延は最大12psあり、パルス幅25psの40Gbps光伝送システムには不適である。インダクタンス値としては0~100pHが最適でそれ以上の大きさでは急速に群遅延特性が劣化するため、ワイヤによる接続は特性ばらつきの原因ともなる。フリップチップ実装技術を適用した場合にはインダクタンスを無視できるほど小さく抑えることができるため、特性ばらつきのない良好な受信特性を得ることができる。

5. トランスポンダの性能評価

40Gbps光伝送用トランスポンダの性能評価は、光インタフェースの基本特性に重点が置かれる。図8に、送信部の40Gbps光出力波形を示す。平均光出力+1.4dBm、消光比8.3dBの良好な波形が得られている。光変調器モジュールではベルチェ素子により半導体素子の温度が一定に保たれているため、0~70 $^{\circ}$ Cの広い温度範囲にわたって安定した送信光波形を出力することができることも確認されている。

図9に、受信部での符号誤り率特性を示す。伝送路には零分散波長が1.312 μ mの一般的なシングルモードファイバを用い、BTB(Back to Back)に対する2km伝送後のパワーペナルティを評価した。その結果、PRBS(Pseudo-Random Binary Sequence)31段の符号においてもBTBでの最小受信感度-8.5dBm、ファイバ2km伝送後の最小受信感度-8.0dBmという良好な特性が得られている。




図9. 受信部の符号誤り率特性

6. むすび

40Gbps伝送用光モジュール及びトランスポンダに適用された新技术について述べた。今後は、ネットワークのコアの部分から徐々に40Gbpsが適用されていくと思われるが、SiGeプロセス技術、フリップチップ実装技術、フィードスルーパッケージ技術等の取り組みが高性能化と低コスト化を両立させるコア技術として商用導入を加速することを期待する。

参考文献

- (1) Miyazaki, Y., et al.: +1dBm Average Optical Output Power Operation of Small-Chirp 40-Gbps Electroabsorption Modulator with Tensile-Strained Asymmetric Quantum-Well Absorption Layer, IEEE J. Quantum Electron. 39, 1009 (2003)
- (2) 金子進一, ほか: 40Gbps伝送用光モジュール, 三菱電機技報, 76, No.2, 125~128 (2002)
- (3) Okada, N., et al.: 40Gbit/s Electroabsorption Modulator Module with Driver IC Integrated in a Single Package, Optical Fiber Communication Conference, FO6 (2003)
- (4) 財前志保, ほか: 1.3/1.55 μ m帯兼用40Gbit/s PDプリアンプモジュール, 2003年電子情報通信学会エレクトロニクスソサイエティ大会, C-3-138 (2003)
- (5) Hatta, T., et al.: Microwave photo-diode Module integrated with a Pre-amplifier IC using a Flip-chip Bonding Technique, International Topical Meeting on Microwave Photonics, T4, 353 (2002)

ミリ波帯MMIC

野谷佳弘*
日坂隆行*
石川高英**


要旨

76GHz帯車載レーダは、ミリ波を用いて前方の車両、障害物との距離及び相対速度を検知する装置で、雨・雪・霧などの悪天候下でも性能劣化量が小さいため、自動車の安全向上に期待されるシステムである。この76GHz帯車載レーダに用いられる増幅器、周波数通倍器、ミキサなどのMMIC(Monolithic Microwave IC)は、車載レーダの小型・高性能化、高信頼度化、及び量産性の鍵(かぎ)を握るキーパーツであり、近年その開発が活発に進められている。

今回、76GHz帯車載レーダのチップセットとして、送・受信切替え用スイッチ、19GHz帯、38GHz帯及び76GHz帯

の電力増幅器、19/38GHz帯、38/76GHz帯の周波数通倍器、受信用低雑音増幅器、並びにミキサの計8品種のMMICを開発した。このチップセットには送・受信切替え用スイッチが含まれるため、小型及び高速のメリットを持つ電子スキャン方式の車載レーダを構成することが可能である。

本稿では、今回開発したMMICの中から、電子スキャン方式の構成に必要な送・受信切替え用スイッチ、76GHz帯電力増幅器及び受信用低雑音増幅器の特長を中心に述べる。



76GHz帯車載レーダ用MMICの構成例

今回開発した8品種のMMICを組み合わせることにより、FM-CW方式、パルスドップラー方式等の76GHz帯車載レーダを構成することが可能である。また、送・受信切替え用スイッチにより、小型及び高速のメリットを持つ電子スキャン方式の車載レーダが構成可能である。

1. ま え が き

76GHz帯車載レーダは、ミリ波を用いて前方の車両、障害物との距離及び相対速度を検知する装置で、雨・雪・霧などの悪天候下でも性能劣化量が小さいため、自動車の安全向上に期待されるシステムである。この76GHz帯車載レーダに用いられる増幅器、周波数通倍器、ミキサなどのMMICは、車載レーダの小型・高性能化、高信頼度化及び量産性の鍵を握るキーパーツであり、近年その開発が活発に進められている⁽¹⁾⁽²⁾。

今回、76GHz帯車載レーダのチップセットとして、送・受信切替え用スイッチ、19GHz帯、38GHz帯及び76GHz帯の電力増幅器、19/38GHz帯、38/76GHz帯の周波数通倍器、受信用低雑音増幅器、並びにミキサの計8品種のMMICを開発した。このチップセットには送・受信切替え用スイッチが含まれるため、小型及び高速のメリットを持つ電子スキャン方式の車載レーダを構成することが可能である。

本稿では、今回開発したMMICの中から、電子スキャン方式の構成に必要な送・受信切替え用スイッチ、76GHz帯電力増幅器及び受信用低雑音増幅器の特長を中心に述べる。

2. MMICプロセス

今回開発した8品種のMMICには、それぞれの品種に求められる電気性能を考慮して次の3つのプロセス方式を用いた。送・受信切替え用スイッチ、電力増幅器3品種及び周波数通倍器2品種のMMICの能動素子には、ゲート長 $0.2\mu\text{m}$ のT型ゲート構造のp-HEMT(pseudomorphic HEMT)を用いた。このp-HEMTには、電力用素子として高出力化を図るため、ダブルドープ構造を用いた。また、受信用低雑音増幅器にはゲート長 $0.2\mu\text{m}$ のT型ゲート構造のシングルドープ型p-HEMTを用い、ミキサにはGaAsダイオードを用いた。いずれのMMICもGaAs基板厚は $100\mu\text{m}$ 、裏面Auめっき厚は $3\mu\text{m}$ であり、キャパシタはSiN膜を適用したMIM(Metal Insulator Metal)構造を用いた。

3. MMICの設計、試作結果

3.1 送・受信切替え用スイッチの設計、試作結果




図1. 並列FET型スイッチの構成図

図1に、並列FET型スイッチの構成図を示す。この構成のスイッチは、電圧駆動のため電流がほとんど流れないというメリットがあるが、動作周波数の高周波化に伴い、FETの寄生インダクタンス成分が増加し、アイソレーション性能の低下を招く。そのため、まずトランジスタセルレイアウトの最適化を行い、寄生インダクタンス成分の低減化を検討した。

図2に、検討したレイアウト図を示す。一般的に用いられている従来型のレイアウト(図2(a))に対して、寄生インダクタンス成分を低減するために、高周波信号線路とFETを統合化するレイアウトとし、ソース電極とバイアホールを短縮した(図2(b))。さらに、ソース電極に接続するバイアホールを高周波信号線路の両側に配置することで、寄生インダクタンス成分の更なる低減を図った(図2(c))。

図2(a)から(c)に示したレイアウトを適用したテストパターンのアイソレーションと挿入損失の測定結果を図3に示す。図2(c)に示したレイアウトにすることで、寄生インダクタンス成分を 10pH に低減し、アイソレーションと挿入損失性能がミリ波領域で改善されることを確認し、このレイアウトを送・受信切替え用スイッチに適用した。

次に、送・受信切替え用スイッチの設計について述べる。

図4に、1段FETの77GHzにおけるアイソレーションと挿入損失のゲート幅依存性の測定結果を示す。この結果から、挿入損失を小さくし、かつ、30dB以上のアイソレーションを確保するために、FETのゲート幅を $160\mu\text{m}$ の




図2. 並列FET型セルレイアウト図




図3. 新しいセルレイアウトを適用したテストパターンの測定結果

2段とすることに決定した。

図5に、今回開発した送・受信切替え用スイッチのチップ写真を示す。チップサイズは1.25mm×1.65mmである。このMMICは3端子からの入力を切り替えるSP3T(Single Pole Three Throw)スイッチであり、各端子のFETは分岐部から1/4波長離れた位置に配置している。

図6に、この送・受信切替え用スイッチのON時の挿入損失とOFF時のアイソレーション特性を示す。バイアス条件はON時-3V、OFF時0Vである。76GHz帯において、挿入損失2.5dB以下、アイソレーション35dB以上の特性を得た。

3.2 76GHz帯電力増幅器の設計、試作結果

図7に、今回開発した76GHz帯電力増幅器のチップ写真を示す。チップサイズは1.2mm×2.9mmである。増幅器は4段構成で、ゲート幅は初段から80μm、80μm、160μm、




図4. 新しいセルレイアウトを適用したテストパターンのゲート幅依存性の測定結果




図5. 送・受信切替え用スイッチのチップ写真




図6. 送・受信切替え用スイッチの挿入損失とアイソレーション特性

320μmである。76GHz帯において所望の利得と出力電力が得られるよう、ゲート幅80μmを単位として、3段目は2合成、4段目は4合成の構成とした。また、チップ面積縮小のため、整合回路にはMIMキャパシタと高インピーダンス線路を用いたショートスタブを用いた。また、各段の入力側にはハイパスフィルタ型の整合回路を用い、低域側の帯域外利得の低減を図った。設計には電磁界解析を用い、近接配置した線路間の干渉を考慮し、回路レイアウトを最適化することで、チップ面積縮小を図った⁹⁾。

図8、図9に、この増幅器の小信号特性と入出力特性を示す。バイアス条件は、ドレイン電圧4V、ドレイン電流はゲート幅100μm当たり16mAである。76GHz帯において、利得16dB以上、入出力反射損失12dB以上、出力電力は1dB利得圧縮点で15dBm以上の特性を得た。

3.3 受信用低雑音増幅器の設計、試作結果

図10に、今回開発した受信用低雑音増幅器のチップ写真を示す。チップサイズは1.2mm×1.88mmである。増幅




図7. 76GHz帯電力増幅器のチップ写真




図8. 76GHz帯電力増幅器の小信号特性




図9. 76GHz帯電力増幅器の入出力特性




図10. 受信用低雑音増幅器のチップ写真




図11. gmのドレイン電流依存性

器は3段構成で、FETのゲート幅はすべて80 μ mである。バイアス回路には広帯域フィルタ型安定化回路を適用し、さらに、ループゲインの抑制機能を併せ持たせることで、各段のバイアスパッドの共通化を図った。また、76GHz帯電力増幅器と同様に、電磁界解析を用いてパターン間の干渉を考慮し、レイアウトの高密度化を図ることで、チップ面積縮小を実現した。さらに、この受信用低雑音増幅器は、動作時のバイアス条件を決定するに当たり、利得とその温度係数のバイアス条件依存性を考慮した。図11に示したグラフは、25 $^{\circ}$ Cにおけるドレイン電流を横軸に、25 $^{\circ}$ Cでの設定ゲート電圧で固定して測定した各温度における相互コンダクタンス(gm)を縦軸にとったものである。測定したFETのゲート幅は80 μ m、測定温度は-30 $^{\circ}$ C、25 $^{\circ}$ C、100 $^{\circ}$ Cである。図で各温度のgm曲線が交わる点はgmが温度によらず一定であることを示しており、この交点の近傍で動作バイアス点を決定した。

図12に、受信用低雑音増幅器の小信号特性と雑音指数特性を示す。バイアス条件は、ドレイン電圧2V、ドレイン電流19.2mAである。76GHz帯において、利得15dB以上、入出力反射損失10dB以上、雑音指数3.5dB以下の特性を得た。また、利得の温度係数は、3段構成であるにもかかわらず、-0.016dB/ $^{\circ}$ Cと非常に小さい値であり、gm特性の温度依存性から動作バイアス点を決定した効果が得られた。

最後に、今回開発した8品種のMMICの主要特性を表1




図12. 受信用低雑音増幅器の小信号特性と雑音指数特性

表1. 76GHz帯車載レーダ用チップセットの主要特性

品 種	動作周波数 (GHz)	主要特性
受信用低雑音増幅器	76.0~77.0	利得：15dB, NF：3.5dB
送・受信切替え用スイッチ	76.0~77.0	挿入損失：2.5dB, アイソレーション：35dB
76GHz帯電力増幅器	76.0~77.0	利得：16dB, P1dB：15dBm
38GHz帯電力増幅器	38.0~38.5	利得：16dB, P1dB：16dBm
19GHz帯電力増幅器	19.0~19.25	利得：15dB, P1dB：13dBm
38/76GHz帯周波数通倍器	Pin：38.0~38.5 Pout：76.0~77.0	変換利得：-12dB (Pin = 10dBm)
19/38GHz帯周波数通倍器	Pin：19.0~19.25 Pout：38.0~38.5	変換利得：-5 dB (Pin = 5 dBm)
ミキサ	RF：76.0~77.0 Lo：38.0~38.5	変換利得：-10dB (Lo電力：5~10dBm, IF周波数：100kHz), NF：28dB

に示す。

4. む す び

76GHz帯車載レーダに用いるMMICチップセット8品種を開発した。このMMICチップセットは、76GHz帯車載レーダを構成することが可能であり、また、送・受信切替え用スイッチにより、電子スキャン方式に対応可能である。

参 考 文 献

- (1) Mizutani, H., et al.: 76-GHz MMIC Chip Set for Compact, Low Cost and Highly Reliable Automotive Radar System, IEEE RFIC Symposium Digest, 91~94 (1999)
- (2) Kondoh, H., et al.: 77GHz Fully-MMIC Automotive Forward-Looking Radar, IEEE GaAs IC Symposium, 211~214 (1999)
- (3) Chaki, S., et al.: A Miniaturized X-Band 4-Stage LNA Designed using A Novel Layout Optimization Technique, IEEE MTT-S IMS Digest, 1213~1216 (1996)

W-CDMA方式携帯電話用 HBT電力増幅器モジュール

関 博昭* 森本浩司**
森脇孝雄*
山本裕治**

要 旨




第三世代携帯電話として2001年10月から世界に先駆けて首都圏でサービスが開始されたIMT-2000(International Mobile Telecommunications-2000)は、従来の携帯電話システムと比較して数十倍の高速通信が可能であり、この高速通信機能を活用して、IMT-2000端末には従来の携帯電話にはない多くの新規機能(品質の高い音声通話、データ通信、動画送受信など)が搭載される。

これら機能の増加に伴い携帯電話端末内の回路規模、消費電力は増加するが、携帯機の大きさ、重さや通話時間等の主要スペックを従来の携帯端末と同程度にする必要があるため、個々の使用部品に関しては、従来よりも更なる小型化・低消費電力化が求められている。

また、IMT-2000の一つの方式であるW-CDMA(Wideband-Code Division Multiple Access)では、サービスの開始されている2GHz帯に加えて800MHz帯の使用も検討されている。

三菱電機では、これらの要求にこたえるため、W-CDMA用電力増幅器としてInGaP HBTを採用した超小型0.02cc(4mm×4mm×1.4mm)、高効率47%、アイドル電流35mAのモジュールを800MHz帯、2GHz帯それぞれに向けて開発した。これらは従来製品と比較して体積比62%削減、アイドル電流30%削減、効率2%の向上となる。

本稿では、小型化・高効率化の手法、及び製品概要について述べる。

	2000年	2002年	2004年
サイズ(mm)	7×7×1.7(0.08cc)	6×6×1.65(0.06cc)	4×4×1.4(0.02cc)
デバイス	HEMT(2電源)	HBT(単電源)	
効率(%)	42	45	47
アイドル電流(mA)	75	50	35
製品外形	 FA01391	 BA01212	 BA01231 BA01232

W-CDMA用電力増幅器モジュール製品の推移

大きく3つの世代に分けて製品の特徴を記載した。今回開発したBA01231/BA01232は、従来品と比較して体積比で実に62%削減に成功し、2%の効率改善及び30%のアイドル電流削減を実現した。

1. ま え が き

第三世代携帯電話であるIMT-2000の方式としてサービスされているW-CDMAは高速通信が可能のため、今までよりもより多くの機能が搭載され、電話機のデータ処理速度の向上も必要となっており、これにより回路規模の増加や消費電力の増加を招いている。

一方、市場では、従来の携帯電話機で、100cc・100g前後、通話時間130分、待ち受け時間400時間程度が実現されており、これがほぼ常識と考えられている。

W-CDMAサービス開始当初の携帯端末はこれらの従来仕様を満足できないものであったため、それを市場の常識の範囲に近づけるための要求はかなり強くなっている。

これらの要求を実現するためには携帯電話機内の部品の小型化及び低消費電力化が必要とされており、なかでも消費電力の大きい送信電力増幅器の低消費電力化は不可欠である。

またW-CDMA方式の携帯電話では高速通信を実現するため無線信号の位相と振幅を正確に再現する必要があり、携帯電話機に搭載する送信電力増幅器には線形性の高い、低ひずみ動作が要求される。

さらにW-CDMA方式では、従来のPDC(Personal Digital Cellular)方式とは異なり、携帯電話機から基地局に到達する電力を一定に保つ必要があり、基地局からの距離に応じて携帯電話機の出力電力を細かく制御する必要がある。

このため、W-CDMAの携帯電話機では、最大出力電力で通信するよりも小出力電力で通信する場合の方が多くなり、送信電力増幅器も小出力電力時の動作電流の低減が重要となる。

W-CDMAでは、2GHz帯で既にサービスが開始されているが、それに加えて800MHz帯の使用も検討されている。

当社では、これらの要求にこたえるため、W-CDMA用電力増幅器としてInGaP/GaAs HBTを採用した超小型0.02cc(4mm×4mm×1.4mm)、高効率47%のモジュールを800MHz帯、2GHz帯それぞれに向けて開発した。

本稿では、小型化・高効率化の手法及び製品概要について述べる。

2. W-CDMA用電力増幅器の設計

2.1 回路設計

図1に今回開発した送信電力増幅器のブロック図を示す。基本素子はInGaP/GaAs HBT(りん化インジウムガリウム/砒化(ひか)ガリウムHeterojunction Bipolar Transistor)を使用し2段構成とし、各段のベース電流を制御するためのバイアス回路をGaAs上に集積している。入出力整合及び段間整合回路はセラミック基板上に構成し、入出力は50Ωに整合を合わせている。

また、小型化を図る上で全面的に超小型チップ部品(0603サイズ)を採用するとともに、従来はセラミック基板上にチップ部品を用いて回路を構成していた部分をGaAs上に形成し部品点数の削減も行った。

2.2 バイアス回路

HBTを用いた電力増幅器では、出力電力の増加に伴いベース電流を増加させる必要があるため、バイアス回路には定電圧回路を用いる。このため、バイアス回路が低インピーダンスとなり増幅回路部との接続によって高周波特性に大きな影響を与える場合がある。

また従来品に採用していたバイアス回路の構成では V_{ref} (外部基準電圧)の変動に対して高周波特性が変動しやすいという問題点があったが、今回開発した新規バイアス回路では V_{ref} の変動に対してバイアス回路での発生電圧の安定化と接続部分のインピーダンス変動を抑えられるように設計し、高周波特性が変動しにくいという特長を備えている。

3. InGaP/GaAs HBTの基本構造

図2にInGaP/GaAs HBTの断面構造を示す。InGaP/GaAs HBTは従来のAlGaAs/GaAs HBT⁽¹⁾と比較して高電流密度動作における信頼性の高いことが知られており、同じ出力電力を得るのに必要なトランジスタのサイズが小さくできることから、出力電力増幅器により適した構造とすることができる。

多段構成の増幅器で線形性と電力効率の両立のためには、各段の整合条件とともに、素子サイズとバイアス条件の最




図1. HBT送信電力増幅器のブロック図




図2. InGaP/GaAs HBTの断面構造

適化が重要である。今回開発した出力電力増幅器は2段増幅器であるが、初段と終段の素子サイズは約1:5の比であり、無信号時の動作電流(アイドル電流)設定値は初段1に対して終段2の比率としているため、終段がよりB級動作に近くなる。

また、W-CDMAでは送受信が同時に行われるため、送信電力増幅器から出力される受信帯域の雑音を受信感度を劣化させる要因となる。送信電力増幅器の受信帯域雑音を抑えるためには、受信帯域の利得抑圧と雑音指数の向上が必要となる。このために、今回開発した送信信号増幅器では、受信帯域雑音への影響の大きい初段側はベース部ではなくエミッタ部にバラスト抵抗を挿入して雑音の増加を防ぎ、終段側はより安定動作の点を重視してベース部にバラスト抵抗を挿入し、受信帯域雑音に対する最適化を図っている。

4. モジュールの構造

図3にHBTモジュールの断面構造を示す。

開発したW-CDMA用送信電力増幅器のパッケージは、低温焼成ガラスセラミックス基板を用いた絶縁層4層の多層基板構造である。その表層にHBTチップとチップ部品を実装し、コレクタのバイアス線路は内層に配置して十分な長さを確保した。また、HBTチップの熱は、サーマルビアによってパッケージ裏面からセット基板に伝導する。キャップは金属キャップから樹脂封止にすることで低背化を実現し、パッケージ電極は裏面のみに配置するLGA(Land Grid Arrey)構造を採用することによりモジュール実装面積の削減も可能とした。

モジュールの外形サイズは4mm×4mm×1.4mm(0.02cc)に小型化し、従来品⁽²⁾(6mm×6mm×1.65mm)と比較して62%の体積削減を実現した。

5. モジュールの基本性能

今回開発したW-CDMA用出力電力増幅器は2GHz帯(BA01232)と800MHz帯(BA01231)の2種類である。

5.1 BA01231の基本性能

800MHz帯W-CDMA用送信電力増幅器(BA01231)の代




図3. HBTモジュールの断面構造

表的な入出力特性を図4, 図5に示す。コレクタ電圧(V_{c1}, V_{c2})=3.5V, 外部基準電圧(V_{ref})=2.9V, バイアス回路コレクタ電圧(V_{cb})=2.9V時にアイドル電流(I_{cst})=42mAを, 出力電力(P_o)=26.5dBm時に隣接チャネル漏洩(ろうえい)電力比(ACLR±5MHz: Adjacent Channel Leakage power Ratio)<-40dBc, 電力付加効率(PAE: Power Added Efficiency)=47%を得ている。

最近では V_{c1}, V_{c2} の電圧を出力電力に応じて制御することにより小出力時の出力電力増幅器の効率改善を行っており, 例えばこの開発品で $P_o=12$ dBm時に V_{c1}, V_{c2} を3.5Vから1.1Vに制御すると効率は9%から20%に向上する。

BA01231の基本性能を表1に示す。

5.2 BA01232の基本性能

2GHz帯W-CDMA用送信電力増幅器(BA01232)の代表的な入出力特性を図6, 図7に示す。 $V_{c1}=V_{c2}=3.5$ V,




図4. BA01231の入出力特性(1)




図5. BA01231の入出力特性(2)

表 1. BA01231の基本性能

記号	項目	測定条件	規格			単位	
			最小	標準	最大		
f	動作周波数	-	830	-	840	MHz	
I_{cqt}	アイドル電流	RF-off	-	40	-	mA	
P_{in}	入力電力	$P_o=26.5\text{dBm}$ (447mW)	-	-0.5	-	dBm	
I_{ct}	動作電流	$V_{c1}=V_{c2}=3.5\text{V}$	-	270	-	mA	
PAE	電力付加効率	$V_{ref}=V_{cb}=2.9\text{V}$	-	47	-	%	
ACLR	隣接チャネル漏洩電力化	(W-CDMA変調)	$\pm 5\text{MHz}$	-	-41	-38	dBc
			$\pm 10\text{MHz}$	-	-52	-48	dBc
f_o	高調波	(CW)	-	-	-30	dBc	
$R_{x\ noise}$	受信帯域雑音		-	-138	-	dBm/Hz	




図 6. BA01232の入出力特性(1)

$V_{ref}=V_{cb}=2.9\text{V}$ で $I_{cqt}=35\text{mA}$ を、 $P_o=26.5\text{dBm}$ 時に $\text{ACLR} \pm 5\text{MHz} < -40\text{dBc}$ を確保して $\text{PAE}=48\%$ を達成している。

上記と同様に小出力電力時に V_{c1} 、 V_{c2} の制御を行えば20%の効率を得ることが可能である。

BA01232の基本性能を表2に示す。

6. むすび

InGaP/GaAs HBTを用いてW-CDMA方式携帯電話用の送信電力増幅器モジュールを開発した。

従来のHBTモジュールと比較して、電力付加効率を2%向上、アイドル電流を30%削減し、さらにパッケージサイズを体積比で62%の削減に成功した。




図 7. BA01232の入出力特性(2)

表 2. BA01232の基本性能

記号	項目	測定条件	規格			単位	
			最小	標準	最大		
f	動作周波数	-	1,920	-	1,980	MHz	
I_{cqt}	アイドル電流	RF-off	-	35	-	mA	
P_{in}	入力電力	$P_o=26.5\text{dBm}$ (447mW)	-	-0.5	-	dBm	
I_{ct}	動作電流	$V_{c1}=V_{c2}=3.5\text{V}$	-	270	-	mA	
PAE	電力付加効率	$V_{ref}=V_{cb}=2.9\text{V}$	-	47	-	%	
ACLR	隣接チャネル漏洩電力比	(W-CDMA変調)	$\pm 5\text{MHz}$	-	-41	-38	dBc
			$\pm 10\text{MHz}$	-	-52	-48	dBc
f_o	高調波	(CW)	-	-	-30	dBc	
$R_{x\ noise}$	受信帯域雑音		-	-140	-	dBm/Hz	

また、従来の動作周波数帯域2GHz帯の製品化と併せて800MHz帯の製品化もほぼ目処を得た。

今後はHBT構造の見直しを図り電力付加効率50%以上の増幅器開発と、MMIC (Monolithic Microwave IC) 化を更に進めて小型化し、パッケージ材料をセラミックから樹脂基板に変更してコスト削減を推進する。

参考文献

- (1) 鈴木 敏, ほか: GSM方式携帯電話用HBTパワーアンプ, 三菱電機技報, **76**, No.2, 141~144 (2002)
- (2) 前村公正, ほか: CDMA方式携帯電話用HBT電力増幅器モジュール, 三菱電機技報, **76**, No.2, 145~148 (2002)


Ku帯VSAT用高出力GaAs FET

辻 聖一*
 中本隆博*
 小芦佳宏**

要 旨

近年、情報量の増大に伴い通信の高度化・多機能化が急速に進んでおり、衛星を使った衛星通信やマイクロ波通信などへの期待が高まっている。衛星からの通信技術を使えば、これまで地理的に難しいとされてきた地域を含む広い範囲で同時に通信が可能であり、その通信方法としてVSATが注目を浴びている。VSATとは、Cバンド(4GHz/6GHz)、Kuバンド(12GHz/14GHz)を使う衛星通信システムで、小型アンテナを使った地上局VSAT(Very Small Aperture Terminal：超小型衛星通信地上局)からそう呼ばれており、VSAT市場としては、今後Ku帯の普及が予想される。このVSATの普及のためには、電力増幅器の小型・軽量化、高性能化が求められており、そこで使われる

増幅用トランジスタに対して高出力、高利得、高効率が要求されている。三菱電機はこれまでMES FETを用いたKu帯VSAT用高出力GaAs FETを製品化していたが、今回新しく開発したKu帯用HFET(Hetero structure FET)を用いて高出力、高利得、高効率を実現し、出力電力6W、12.5W、25WのKu帯VSAT用高出力GaAs FETを開発した。なかでも25W品MGFK44A4045は、VSAT帯域(14.0~14.5GHz)において出力電力44dBm(typ)、線形利得6dB(typ)の業界トップの特性を持ち、電力増幅器の小型・軽量化を実現して今後のVSATシステムの普及に貢献できると期待される。



VSATシステムにおける高出力GaAs FETの応用

VSATシステムでは地上局から衛星への通信にCバンド(6GHz)やKuバンド(14GHz)の周波数が使用され、マイクロ波増幅器としてGaAs FETが用いられている。基地局の小型・軽量化には、増幅器の最終段に使用される高出力GaAs FETの更なる高出力化が要求されている。

1. ま え が き

近年、情報量の増大に伴い通信の高度化・多機能化が急速に進んでおり、衛星を使った衛星通信やマイクロ波通信などへの期待が高まっている。衛星通信の持つ広域性・同報性の優位性から地上インフラが未整備な地域での通信方法、及び高付加価値を求められる地域における通信方法としてVSATが注目を浴びている。このVSATの普及のためには、電力増幅器の小型・軽量化、高性能化が求められており、そこで使われる増幅用トランジスタに対して高出力、高利得、高効率が要求されている⁽¹⁾。

今回、Ku帯VSAT電力増幅器用として新しく開発したHFETを用い高出力、高利得、高効率な増幅用トランジスタを開発したので本稿で述べる。

2. 製品開発

2.1 デバイス構造

図1に開発したKu帯用HFETの断面構造を示す。エピタキシャル構造は、半絶縁基板上にバッファ層、n-GaAsチャンネル、n-AlGaAsショットキー層、n-GaAsゲート埋め込み層、n-AlGaAsエッチングストップパ層、n-GaAsキャップ層となっている。また、熱抵抗低減のためGaAs基板厚30 μ mのPHS(プレーテッドヒートシンク)構造をとっている。

2.2 デバイス構造最適化

一般的に高出力を得るにはFETトータルゲート幅を大きくすれば実現できるが、逆に利得が低下する。

高利得・高効率化を実現するため以下のパラメータをKu帯用として最適化実施した。

(1) ゲート長の短縮(0.6 μ m \rightarrow 0.4 μ m)




図1. HFETの断面構造

(2) GaAsチャンネルの高濃度薄層化

(3) バッファ層構造の最適化

図2に、チャンネル濃度と利得を表すパラメータとして、FETのSパラメータから求めたMSG(最大安定電力利得)及び耐圧VGDOとの関係を示す。評価した素子は $W_{gt}=100\mu\text{m} \times 2$ 本の素子で、測定条件は $f=15\text{GHz}$, $V_d=9\text{V}$, $I_d=50\text{mA/mm}$ である。チャンネル層の高濃度薄層化に対しMSGは向上するが耐圧は低下する。ここでは、高濃度薄層化による耐圧とのトレードオフから判断し、チャンネル濃度(N_d)は $3.0 \times 10^{17}\text{cm}^{-3}$ とした。さらに、ゲート長短縮によるドレインコンダクタンス(g_d)の劣化を抑制するためにAlGaAsバッファ層を採用し高電圧動作時のMSG改善を実現した。

図3に、今回の試作結果からチャンネル濃度/層厚、バッファ層、リセス幅を最適化したKu帯用HFETのチップ外観を示す。開発したHFETの単位ゲート幅(W_{gu})は125 μm 、トータルゲート幅(W_{gt})は21.0mmであり、ゲート長は0.4 μm 、チップサイズは3.00mm \times 0.55mmである。




図2. チャンネル濃度 vs. MSG, VGDO




図3. Ku帯用HFETのチップ外観写真

3. 内部整合回路設計

図4に、Ku帯12.5W出力の内部整合FETの回路構成を示す。2チップを並列合成しており、入力側は3段、出力側は2段の1/4波長インピーダンス変成器によって構成している。チップサイズが横幅3.0mmと大きいため高誘電率基板上に形成した一段目のインピーダンス線路を4つに分け、1チップを4つの3セルに分けることによりチップ内での位相差を少なくして高利得化を図っている。また、線形電力利得GLPの広帯域化を図るため、入力側回路のインピーダンスの最適化を実施した。同様な手法で1チップ6W出力品、4チップ25W出力品の内部整合回路設計を行った。




図4. Ku帯12.5W 内部整合FETの回路構成




図5. MGFK41A4045 (12.5W品) の内部写真

4. Ku帯内部整合FETの評価結果

図5に、開発した出力12.5W内部整合FET MGFK41A-4045の内部写真を示す。

入出力側ともFET近傍の一段目インピーダンス変成回路は $\epsilon_r = 38$ の高誘電率基板上に構成し、入力側は基板厚0.1mm、出力側は基板厚0.18mmを採用している。入力側二段目、三段目及び出力側二段目の変成回路は、合成分配回路を兼ね $\epsilon_r = 10$ 、基板厚0.38mmのアルミナ基板に構成している。

図6に、この開発した2チップ合成12.5W出力内部整合FET MGFK41A4045の14.25GHzでの入出力特性の測定結果を示す。 $V_D = 10V$ 、 I_D (RFoff) = 3.0A、 $T_a = 25^\circ C$ において出力電力P1dB = 41.5dBm、線形電力利得GLP = 8.0dB、電力負荷効率PAE = 35%を実現した。

図7に、4チップ合成25W出力内部整合FET MGFK-44A4045の14.25GHzでの入出力特性の測定結果を示す。 $V_D = 10V$ 、 I_D (RFoff) = 6.0A、 $T_a = 25^\circ C$ においてP1dB = 44dBm、GLP = 7 dB、PAE = 28%と業界トップの高出力を実現した。

表1に、今回開発したKu帯HFETを用いて開発したKu帯VSAT用高出力GaAs FET 6W/12.5W/25W出力の特性をまとめて示す。




図6. 12.5W品の入出力特性




図7. 25W品の入出力特性

表1. Ku帯VSAT用FETラインアップ

型名	V_D	I_{dq}	P1dB(typ)	GLP(typ)
MGFK38A3745 *1	10V	1.5A	38.0dBm	8.0dB
MGFK41A4045	10V	3.0A	41.0dBm	7.0dB
MGFK44A4045	10V	6.0A	44.0dBm	6.0dB

周波数: 14~14.5GHz *1: 13.75~14.5GHz

5. むすび

HFET構造の最適化を実施し、高出力、高利得、高効率なKu帯VSAT用HFETを開発した。

このHFETを採用して整合回路の最適化設計を実施し、業界トップクラスの高出力内部整合型GaAs FETを開発し、出力6W, 12.5W, 25Wのラインアップを製品化した。

これら製品は、増幅器の小型・軽量化を実現し、今後期待されるVSATシステムの普及に貢献できる。

参考文献

- (1) Tsuji, S., et al.: 13Watts power GaAs FET for 14-14.5GHz band, Proc. 3rd International Symposium Asia-Pacific Microwave Conference, 537~539 (1990)

高周波デバイスの特性向上に向けた Cat-CVD技術の適用

奥 友希* 國井哲郎*
戸塚正裕* 服部 亮**
加茂宣卓*


要 旨

情報通信・衛星通信技術は、ユビキタス社会の基盤技術としての発展が見込まれている。その中で、化合物半導体デバイスは、情報通信・衛星通信技術を支える中核製品として位置付けられている。しかし、これらのデバイスのマーケットは、技術力が製品の競争力に直結する極めて競争の激しい分野である。この分野における産業競争力を高めるには、デバイスにおける圧倒的な技術力の優位を確保する必要がある、革新的な技術を導入することが重要である。


一般に、化合物半導体デバイスは、Si/SiO₂に代表される安定な半導体/絶縁膜界面が得られないので、表面・界面の制御が困難で安定に製造することが難しいとされている。その中で、低損傷で水素濃度の小さい良質なSiN保護

膜が作製できるCat-CVD(Catalytic Chemical Vapor Deposition)法は、化合物半導体デバイスに安定な半導体/絶縁膜界面を形成することができる革新的な成膜方法である。三菱電機においては、パッシベーション膜の耐湿性改善、FETのNF低減、逆バイアス下でのゲート耐圧変動(ドリフト)の抑制等への寄与に着目している。このような利点を実証するために、現在、量産ラインにおいて製作中のデバイスにCat-CVD法を適用し、その適用範囲を広げている。

本稿では、Cat-CVDによる絶縁膜形成の利点をデバイス特性とSiN膜特性の観点から解説し、Cat-CVDの適用事例について解説し、今後のアプリケーションを展望する。



Cat-CVD装置の外観



Cat-CVD装置の模式図



成膜時の反応室の様子

量産型Cat-CVD装置の外観、模式図及び成膜時の反応室の様子

量産型Cat-CVD装置は、ロードロック室、ウェーハ搬送室、反応室からなる。一連の成膜シーケンスはすべてプログラム制御される。成膜パラメータは、ガス流量、ガス圧力、タングステン触媒への供給電流、タングステン触媒とウェーハの距離、ステージ温度、成膜時間である。成膜時の反応室はタングステン触媒に電流が流れるので輻射(ふくしゃ)光が見えるだけである。プラズマCVDに見られるようなプラズマ発光はしないので、プラズマダメージはない。

1. ま え が き

化合物半導体デバイスは基板材料であるGaAs, InPが酸化により良好な絶縁膜とならないため、シリコンデバイスで用いられるSiO₂熱酸化膜をトランジスタの直接保護膜として用いることができない。そこで、化合物半導体デバイスには、通常、プラズマCVDによるSiN, SiON, SiO膜が保護膜として用いられる。しかしながら、保護膜をプラズマCVDで形成するとプラズマダメージが避けられないため、トランジスタ特性低下の要因となっていた。そこで、プラズマダメージなしで絶縁膜形成が可能な方法の一つとしてCat-CVD法の適用が試みられている。我々はこの方法の適用についていち早く着目し、PHEMT (Pseudomorphic High-Electron-Mobility Transistor)に適用し低雑音化の可能性を示した⁽¹⁾。1998年からスタートした国家プロジェクトによる量産装置開発の段階では、量産技術の確立、実証⁽²⁾とともにSAGFET (Self-Aligned Gate FET) 適用でトランジスタ特性の向上を示した⁽³⁾。その後、HBT (Heterojunction Bipolar Transistor)に適用し特性の向上を、HFET (Heterostructure FET)に適用し信頼性の向上を示唆する結果を得ている⁽⁴⁾⁽⁵⁾。

本稿では、適用の状況、今後の展開について解説する。

2. Cat-CVDによる絶縁膜形成の利点

2.1 Cat-CVDとデバイス特性

Cat-CVDがプラズマダメージなしで絶縁膜形成が可能な理由は、図1に示すように、電流で高温に加熱したタングステン触媒にSiH₄, NH₃ガスを曝(さら)すことで原子状シリコン、窒素、水素を形成できるからである。このときの触媒温度1,800℃と原子温度は同程度である。一方、プラズマCVDは高周波プラズマを使うため、電子温度、イオン温度は(数eV)数万℃である。この温度差が基板に与えるダメージの違いと考えれば、プラズマCVDの方が数十倍は大きいダメージを与えることになる。

一方、ダメージが化合物半導体デバイスに与える影響は、図2に示すように、トランジスタ表面と絶縁膜の界面

にキャリアの捕獲中心となる欠陥が作られることと理解されている。このような欠陥は、材料中、接合界面に元来存在するものであるが、プラズマダメージを受けると、濃度、性質の異なるものが発生するとされている。このような欠陥は電子デバイス中のキャリアの充放電に影響を与えるので、その時定数に応じて、高周波動作、パルス動作、素子寿命を劣化させることになる。したがって、プラズマダメージを抑制することは化合物半導体デバイスの特性向上に不可欠である。

2.2 Cat-CVDで得られる絶縁膜の特性

表1にCat-CVDで得られる絶縁膜の特性をプラズマCVDのものとは比べて示した⁽²⁾⁽³⁾。化合物半導体デバイスの特性に影響を与えないようにするには膜ストレスを小さくする必要がある。プラズマCVDでは不定比組成のSiN_x膜(屈折率:1.86)にして膜ストレスを小さくするのに対して、Cat-CVDは定比組成に近いSi₃N₄膜(屈折率:2.005)で引っ張り応力(数百MPa)が得られる。これに加えて、Cat-CVDは水素濃度もプラズマCVDと比べて数倍小さく形成できるため、BHFに対するエッチングレートを小さくすることができる。一方、成膜速度が小さいのでスループットは小さく、膜厚分布も十分小さいとは言えない。このことは本稿で紹介するアプリケーションには問題とはならないが、今後、アプリケーションを広げる際に解決すべき装置上の問題点である。




図2. トランジスタ特性とデバイス表面の欠陥

表1. 絶縁膜の特性

特性/成膜方法	Cat-CVD	プラズマCVD
膜種	Si ₃ N ₄ :H	SiN _x :H
屈折率	2.005	1.86
膜ストレス (MPa)	320 (T)	150 (T)
水素濃度	Si-H濃度 (cm ⁻³)	1.1 × 10 ²¹
	N-H濃度 (cm ⁻³)	2.8 × 10 ²¹
6:1BHFによるエッチングレート (nm/min)	8.4	1,000
成膜速度 (nm/min)	7	60
膜厚分布 (%)	12.6	3
スループット (ウェーハ/h)	2	20




図1. Cat-CVDとプラズマCVDの比較

3. Cat-CVDの適用事例

これまでに検討したCat-CVDの化合物半導体への適用事例を表2に示す。適用検討した機種は、低雑音増幅器対応のPHEMT⁽¹⁾及びSAGFET⁽³⁾、携帯電話用パワーアンプ対応のInGaP HBT⁽⁴⁾、高出力アンプ用HFET⁽⁵⁾である。夫々のトランジスタ構造は図3に示した構造であり、適用工程はいずれもトランジスタの保護膜である。以下では、PHEMT、InGaP HBT、HFETへの適用状況について解説していく。

3.1 低雑音増幅器対応PHEMT

トランジスタの最小雑音指数 F_{min} はFukuiの式から

$$F_{min} \approx 1 + 2\pi fKC_{gs}((R_g + R_s)/gm)^{1/2}$$

である。トランジスタを低雑音にするには、相互コンダクタンス gm を大きく、ゲート抵抗 R_g 、ソース直列抵抗 R_s 、ゲート-ソース間容量 C_{gs} を小さくすればよい。ここで、 f は周波数、 K は比例定数である。Cat-CVDを保護膜に適用したPHEMTのNFは0.44dBとプラズマCVD適用の場合の0.53dBより低雑音化が図れた。このとき、パラメータ抽出を行うと、 R_s は夫々1.91Ω、2.34Ω、 C_{gs} は夫々、0.107pF、0.175pFであった。ここで、 R_s の低下はCat-CVDによるダメージレス化による電子供給層のキャリア不活性化の抑制、 C_{gs} の抑制はダメージレス化による表面ポテンシャルの違いが関与していると考えられる。ここで表面とは、図3に示すPHEMTのリセス内のn-AlGaAs/SiN保護膜界面のことである。

3.2 携帯電話用パワーアンプ用InGaP HBT

InGaP HBTはベースに用いたInGaPの表面状態密度が小さいので、表面処理に敏感なデバイス特性を示す。InGaP HBTの表面処理とデバイス特性の関係を評価するために、以下の方法を用いた。HBTのエミッタ接地電流利得 h_{FE} から、

$$1/h_{FE} = I_B/I_C = (I_{Bh} + I_{Brb} + I_{Brs})/I_C$$

である。ここで、図4に示すように、 I_C はコレクタ電流、 I_B はベース電流、 I_{Bh} はホール逆注入ベース電流、 I_{Brb} はバルク再結合電流、 I_{Brs} は界面再結合ベース電流である。こ

表2. 適用検討したデバイスと得られた特性

適用機種	適用デバイス	適用場所	特性
低雑音増幅器	p-HEMT	トランジスタ 保護膜	NFの低減： NF = 0.53dB ⇒ 0.44dB
低雑音増幅器	SAGFET		gmの向上： gm _{max} = 150mS/mm ⇒ 220mS/mm
携帯電話用 パワーアンプ	InGaP HBT		リッジレーヤ表面での キャリア再結合抑制
高出力アンプ	HFET		2端子耐圧の変動抑制： ΔV = 7V ⇒ 1V

の中で、表面ダメージの影響は I_{Brs} に現れる。注入電流 I_{Bh} と再結合電流 I_{Brb} 、 I_{Brs} の I_C 依存性の違いから再結合電流成分を抽出したのち、 I_{Brb} がエミッタ面積 S_E に比例し、 I_{Brs} がエミッタ長 L_E に比例することを利用すれば、界面再結合ベース電流成分 I_{Brs} を評価できる。図5に示すように再結合電流成分を L_E/S_E に対してプロットすると、グラフの切片はバルク再結合電流 I_{Brb} に、 L_E/S_E とともに増加するのが界面再結合ベース電流 I_{Brs} に相当する。ここで、InGaP HBTの第1層/第2層の保護膜形成方法を、①プラズマCVD/プラズマCVD、②Cat-CVD/プラズマCVD、③Cat-CVD/Cat-CVDとした。図5から、第1層保護膜の形成方法がCat-CVDの場合、界面再結合ベース電流成分が小さいことが分かる。すなわち、第1層保護膜がCat-CVDの場合、リッジレーヤへのダメージがないため、表面再結合中心が低減し、界面再結合ベース電流が減少していると考えられる。

3.3 高出力アンプ用HFET

図6に示すHFETは、移動体通信基地局や衛星の固体増幅器用の高出力アンプとして用いられている。高出力アンプには高出力化・低ひずみ化・高効率化の一方、高信頼度




図3. PHEMTの断面構造




図4. InGaP HBTの断面構造




図5. Cat-CVDとプラズマCVDによるInGaP HBT特性の比較




図7. 定電流下での耐圧の時間変動




図6. HFETの断面構造

化が求められる。この信頼性の良否を示唆する現象にFET動作中の耐圧変動が知られている。これは、図7に示すように、定電流下での耐圧の時間変動を測定することで得られる。耐圧は時間とともに増加し、その後減少に転じ、最後はFETの絶縁破壊に至る。したがって、絶縁破壊までの時間又は耐圧が最大値になる時間が直接HFETの寿命と関係している。一方、耐圧変動の幅はトランジスタの耐圧マージンに直接影響するので、小さいほどテスト歩留りを大きくできる。実際、図7に示すように、Cat-CVD適用のHFETの耐圧変動 ΔV は1VとプラズマCVDを適用したものの7Vより大幅に抑制できている。また、耐圧の最大値はいずれの場合もほぼ45Vで等しいことから、Cat-CVD適用のHFETの耐圧初期値の方が大きいといえる。そもそも、耐圧変動はFETと絶縁膜界面の電子トラップに電子が捕獲される過程なので、Cat-CVD適用の方が電子トラップの濃度が小さいと考えられる。以上のことから、Cat-CVDの適用は耐圧変動の抑制に見られるよう

に信頼性向上と歩留り向上に寄与する。

4. むすび

このように、Cat-CVDの化合物半導体デバイスへの適用は高周波デバイスの特性改善という形でその効果が認められたので、現在、製品化適用を推し進めている。一方、これまではトランジスタの保護膜としての適用が主であったが、Cat-CVD法で作製したSiN膜にはダメージレスという以外に、①エッチングレートが小さい、②耐湿性が高い、③水素濃度が小さい、④ストレスが小さいという特徴を持っている。したがって、今後はこのような特徴を生かし、トランジスタの保護膜以外にも適用を拡大していくことになる。

参考文献

- (1) Hattori, R., et al.: Noise reduction of pHEMTs with plasmaless SiN passivation by catalytic CVD, Technical Digest of 19th Annual GaAs IC Symp., Anaheim, 78 (1997)
- (2) 戸塚正裕, ほか: GaAs FET量産プロセスへのCat-CVDの適用検討, 第48回応用物理学関連連合講演会予稿集, 30p-ZX-10, 1375.
- (3) Oku, T., et al.: Application of Cat-CVD to wafer fabrication of GaAs FETs, Extended Abstract of the 1st International Conference on Cat-CVD (Hot-Wire) Process, Kanazawa, Japan, 249 (2000-11)
- (4) Hattori, R., et al.: Manufacturing Technology of InGaP HBT Power Amplifiers for Cellular Phone Applications, 2002 GaAs Mantech Conf. Proc.
- (5) 加茂宣卓, ほか: Cat-CVD法により保護膜形成したGaAs HFETの2端子耐圧の時間変動, 第64回応用物理学学会学術講演会予稿集, 30p-C-6, 1277.

高周波CMOSデバイスモデリング技術

古川彰彦*
 山川 聡*
 大森達夫*

要 旨


シリコンCMOSの微細化により、GHz帯での高周波動作が可能となってきた。ゲート長 $0.18\mu\text{m}$ のN型MOSFET(トランジスタ)では、遮断周波数で60GHz、5.2GHzにおける最小雑音指数で1.3dBが得られ、 $0.1\mu\text{m}$ クラスでは、100GHz以上、1.0dB以下が期待される。

MOSFETの優れた高周波特性により、現在までに、無線LAN等の近距離通信用の高周波回路が実現されている。このような高周波回路を設計する上で、各要素素子の高精度なモデリング技術の構築が必要となってくる。特に、シリコンCMOSにおいては、比較的低い抵抗値を持つ基板を用いるため、インダクタ等では、その抵抗に起因する損失の取り込みが重要になってくる。MOSFETでは、UCB(University of California, Berkeley)により開発されたBSIM3(Berkely Short Channel IGFET Model 3)をベース

とし、シリコン基板抵抗、ゲート抵抗等を付加したもので表現されている。

今回、 $0.18\mu\text{m}$ CMOS技術を用いて、MOSFETの等価回路モデル抽出用に、ソース接地回路構成とスイッチ回路構成における2種類のTEG(Test Element Group)を導入し、シリコン基板抵抗に温度依存性を取り込んだモデルを作製した。その等価回路モデルを用いることで、全動作範囲における利得の周波数依存性を正確に予測できるようになった。

さらに、その等価回路モデルをインダクタとMOSFETで構成される5.2GHz帯の増幅器に適用したところ、利得とドレイン電流の評価結果と計算値が非常によく一致し、大信号解析にも十分に用いることが可能となった。



CMOSの等価回路モデリング手法の概要

$0.18\mu\text{m}$ CMOS技術を用い、ソース接地回路構成のMOSFETとスイッチ回路構成のMOSFETにおける2種類の抽出用TEG(Test Element Group)を試作し、高精度な等価回路モデルを作製した。この等価回路モデルにおけるシリコン基板抵抗に温度依存性を持たすことで、 $-10\sim 120^\circ\text{C}$ 、任意のバイアス条件で、利得等の高周波特性を予測することが可能となった。この等価回路モデルを試作した増幅器に適用した結果、飽和領域においても利得の計算結果と測定結果が極めてよく一致することが分かった。

1. ま え が き

シリコンCMOSの微細化に伴い、MOSFETは、低電圧においても、高い駆動能力を持ち、GHz帯における動作も可能となってきた。ゲート長で0.18 μm のN型MOSFETの遮断周波数(f_t)は、60GHz、5.2GHzにおける最小雑音指数(NFmin)では、1.3dBが得られ⁽¹⁾、0.1 μm クラスでは、100GHz、1.0dB以下が期待される。MOSFETの優れた高周波特性により、無線LAN用高周波回路が実現できるようになってきた⁽²⁾。

このような高周波回路を設計するためには、スパイラルインダクタやMOSFETに対して、高精度なモデリング技術が必要となってくる。特にシリコンCMOSでは、高集積化によるベースバンド回路(デジタル)との1チップ化も視野に、比較的低い抵抗値を持つシリコン基板を用いている。この低い基板抵抗に起因した寄生効果の取り込みが重要になってくる。MOSFETに関しては、UCB(University of California, Berkeley)によって開発されたBSIM3(Berkeley Short Channel IGFET Model 3)をベースに、抵抗成分を付加した等価回路モデルがよく用いられている⁽³⁾⁽⁴⁾。

本稿では、0.18 μm CMOS技術を用いて、 $-10\sim 120^\circ\text{C}$ の温度範囲において適用可能なMOSFETの高周波用小信号等価回路モデルの抽出方法と、そのモデルを5 GHz帯の増幅器の大信号動作に適用した結果について述べる。

2. 小信号等価回路モデルの作製

デジタル/アナログ回路設計用のMOSFETは、約120個のBSIM3スパイスパラメータで、ドレイン電流特性、ゲート-接合容量特性に対して記述されている。高周波回路設計に用いるために、図1のレイアウトに示すような2ポートのSパラメータ評価TEG(Test Element Group)を用い、寄生成分の抽出を行う。測定用パッドにおける空容量等の補正のためのオープン、ショート素子⁽⁵⁾と、MOSFETを示している。MOSFETのゲート長は、0.18 μm 、単位ゲート幅5.0 μm の櫛(くし)型(マルチフィンガ)構造を持ち、全ゲート幅は100~400 μm である。

図2に、高周波特性の評価、及び等価回路モデルの抽出に用いるTEGの回路模式図を示す。これらのTEGは、ソ




図1. TEGのレイアウト

ース接地、スイッチ、ゲート接地回路構成の3種で構成される。抵抗と容量素子はシリコン基板上に作製している。スイッチ、ゲート接地回路構成においては、DCバイアス供給用パッドを設けている。

次に、等価回路モデルの抽出方法について述べる。MOSFETの等価回路モデルは、TI社から最初に発表された1つのゲート抵抗と、4つのシリコン基板抵抗で寄生成分が表現されたものを用いた⁽³⁾。

通常、ソース接地回路構成によるSパラメータ特性を用いて、MOSFETの等価回路モデルにおけるゲート抵抗、ゲート/ドレイン間容量、シリコン基板抵抗を抽出する。

MOSFETは4端子素子であって、高周波回路において、スイッチとして、さらにはカスコード増幅器に見られるゲート接地回路構成としてもよく使われる。この場合、ソース/ドレイン/基板間におけるシリコン基板内(ウェル)の抵抗(R)、容量(C)成分で構成されるR・Cネットワークを高精度に抽出することが必要になる。これまでにゲート接地回路構成を加えたものによる抽出も行われているが⁽⁶⁾⁽⁷⁾、シリコン基板内のR・Cネットワークの抽出のみに注目すれば、MOSFETをオフすることが望ましく、スイッチ回路構成を用いることとした。

図3は、室温(27 $^\circ\text{C}$)での全ゲート幅200 μm のスイッチ回




図2. 3種のTEGの回路構成模式図




図3. スイッチ回路構成におけるSパラメータ特性

路構成(ソース入力, ドレイン出力)のSパラメータ評価結果と等価回路モデルを用いて計算した結果を示したものである。ネットワークアナライザの測定周波数範囲は0.1~23.0GHzである。バイアス条件は, ゲート電圧0V, ソース-ドレイン電圧0Vである。ドレイン側の反射特性(S_{22})とアイソレーション特性(S_{21})において, 高い精度が得られていることが分かる。等価回路モデルにおけるシリコン基板内の抵抗値を変更することで, 120℃においても良好な結果が得られている。

次に, 図4に, ソース接地回路構成(ゲート入力, ドレイン出力)におけるSパラメータ特性(S_{11} ~ S_{22})の結果を示す。120℃, ドレイン電圧1.8V, ドレイン電流4mAにおける計算値と測定値を示したもので5.2GHzにおいてよく一致していることが分かる。

このような2つの回路構成(スイッチとソース接地回路)により抽出した単位ゲート幅5.0 μm 当たりの等価回路モデルを図5に示す。2つの外付け抵抗, 5つの寄生容量から




図4. ソース接地回路構成におけるSパラメータ特性




図5. 単位ゲート幅当たりの等価回路モデル

構成される。これらの寄生成分の各温度に対する値を表1に示す。表に示すように, ゲート抵抗は, 温度に対する依存性が小さく, ゲート電圧依存性も小さいので, 120 Ω とした。一方, シリコン基板抵抗はキャリアの移動度に起因した温度に対する大きな依存性を示した。

このように, わずか1つのシリコン基板抵抗を用いることで, 精度の高いR・Cネットワークを構成することができた。

3. 単方向電力利得の周波数依存性

次に, 単方向電力利得(U値)の周波数依存性について示す。

図6に, 全ゲート幅200 μm におけるソース接地, ゲート接地回路構成におけるU値の周波数依存性を示す。ソース接地回路構成におけるU値は, 周波数とともに急激に減少し, 理論カーブ(-6dB/oct.)に近づく傾向が計算においても得られている。計算値のU値が大きい理由は, 等価回路モデルにおけるゲート抵抗の周波数依存性が考慮されていないことによるためである。0dBのU値で定義される最大発振周波数は, ドレイン電流4mAにおいて, 20GHz以上の高い値を持つことが分かる。また, 最大発振周波数は, ソース-ドレイン拡散層を介したシリコン基板起因の問題から, 接地方式により異なる可能性があることが分かった。

4. 試作した増幅器の大信号特性

図7に, 試作した増幅器のチップ写真と, その増幅器の回路模式図を示す。回路模式図に示すように, ドレイン電極側に安定化抵抗を挿入し, 入出力側に約1.8nHのスパイラルインダクタを用いて5.2GHzで整合させる。スパイラルインダクタは, 最上層のアルミニウム配線を厚膜化して

表1. 等価回路モデルにおける定数一覧

	R1	R2	C1~C3	C4	C5
-10℃	↓	2,900 Ω	↓	↓	↓
27℃	120 Ω	3,000 Ω	0.5fF	0.7fF	0.9fF
80℃	↑	3,800 Ω	↑	↑	↑
125℃	↑	4,400 Ω	↑	↑	↑




図6. 単方向電力利得の周波数依存性





図7. 試作した増幅器とその回路模式図

作製している。この増幅器のNF(雑音指数)は、インダクタ、パッドのシリコン基板における損失が大きいため、ドレイン電流が5mAで、3.3dBであった。

次に、外部チューナを用いて、利得が最大となるインピーダンスで5.2GHzでの入出力特性を評価した結果について示す。

図8に、その測定結果と、今回作製した等価回路モデルを用いて計算した結果を比較したものを示す。グラフの横軸は入力電力を、縦軸は出力電力、及び利得とドレイン電流である。入力電力が大きい飽和領域においても、測定値と計算値が非常によい一致を示していることが分かった。なお、入力電力1dB圧縮ポイントでの電力負荷効率率は11%であった。

5. む す び

高周波回路設計用に、MOSFETの等価回路モデルの抽出手法を提案した。抽出には、通常用いられるソース接地回路構成に加え、スイッチ回路構成におけるオフ時の反射及び通過特性を用い、シリコン基板内の抵抗・容量ネットワークを決定した。さらに、シリコン基板抵抗に温度依存性を持たすことで、全動作範囲に適用することが可能となった。この等価回路モデルを5.2GHz帯の増幅器に適用したところ、利得、ドレイン電流の測定値と計算値により一致が見られ、大信号動作解析にも十分に用いることが可能である見通しを得た。




図8. 増幅器における大信号特性

今後、この等価回路モデルを具体的な要素回路に適用するとともに、次世代のCMOS技術を用いた高周波回路技術の向上に努める予定である。

参 考 文 献

- (1) 大森達夫, ほか: CMOSプロセスによる高周波デバイス技術, 三菱電機技報, 77, No.3, 218~221 (2003)
- (2) Su, D., et al.: A 5GHz CMOS Transceiver for IEEE 802.11a Wireless LAN, Proc. Int. Solid-State Circuits Conf. Dig., 92~93 (2002)
- (3) Liu, W., et al.: R.F. MOSFET Modeling Accounting for Distributed Substrate and Channel Resistances with Emphasis on the BSIM3v3 SPICE Model, Dig. Tech. Papers IEDM-97, 309~312 (1997)
- (4) Tin, S., et al.: A Simple Subcircuit Extension of the BSIM3v3 Model for CMOS RF Design, IEEE J. Solid-State Circuits, 35, 612~624 (2000)
- (5) Koolen, M. C. A., et al.: An Improved De-embedding Technique for ON-Wafer High-Frequency Characterization, Proc. IEEE. Bipolar Circuits and Technology Meet., 188~191 (1991)
- (6) Iversen, C. R.: A MOS Model 9 Extension for GHz CMOS RF Circuit Design, Proc. 31th Eur. Microwave Conf., 33~36 (2001)
- (7) 古川彰彦, ほか: シリコンMOS型素子の高周波用等価回路モデルの検討, 2002年電子情報通信学会ソサイエティ大会, C-2-19 (2002)

高周波・光デバイス用パッケージと実装技術の動向

小野如満*

要 旨

高周波・光デバイスは、光通信、移動体通信、衛星通信等の情報通信用、さらにはDVD、CD-R等の光情報処理用デバイスとして、今日の情報通信社会を支えるキーデバイスである。


高周波・光デバイス用のパッケージは、マイコンやメモリなどSi半導体用パッケージのほとんどがモールド(樹脂)パッケージで構成されているのに比べ、CuWやFe、Cu等の金属、又はAlNやLTCC等のセラミックで構成されているのが主である。

移動体通信基地局に用いられる高出力FET(Field Effect Transistor)用パッケージは、CuWのベース材料にセラミックのフランジをAgろうで融着し、その上をコパールの蓋(ふた)でシーム封止している。

激しい競争に勝ち残っていくために、パッケージの高出力・高速化、高密度実装・小型化、低コスト化の要求はますます強くなってきており、

- (1) 基板材料の高放熱化、樹脂化、小型・多層化
 - (2) ディスクリートから高集積モジュールへ
 - (3) パッケージのモールド(樹脂)化、多ピン化等
- 等が大きな流れである。

実装技術面では、極薄(60 μ m程)チップの自動ダイボンダ技術、高速・高精度($\pm 5\mu$ m)ダイボンダ技術、小径・短ループワイヤボンダからフリップチップ実装技術、0603から0402チップ部品のマウント技術、フレーム及びセラミック基板の一括樹脂封止と個片化技術、高信頼度気密封止技術等がキー技術である。



高周波・光デバイス用のパッケージ

デバイスの適用周波数・出力・信頼性・使用環境が多岐にわたっているため、それぞれのデバイスに最適化した多種多様なパッケージ(Package: PKG)を開発している。

1. ま え が き

高周波・光デバイス用のパッケージは、その用途、使用環境・目標品質、適用周波数・出力等により、パッケージの構造と構成材料が大きく異なっており、その差は、アセンブリコスト(直材費・加工費)で約1,000倍ほどの開きがある。また、製造方式も大きく異なるため、必要な実装技術も多種多様であり、さらに月当たりの生産数量も約1,000倍ほどの開きがある中での最適な生産システム設計が要求される。

本稿では、主要デバイスごとのパッケージ及び実装技術の動向について述べる。

2. 高出力FET用パッケージ

高出力FETデバイスは、無線通信、通信衛星、携帯電話基地局などの送信段に使用されており、高出力(~200Wクラス)、低ひずみ・高効率、高信頼性が要求される。

図1に、主な内部整合型高出力FET用パッケージの構造図を示す。このパッケージはベース基板、フレーム、フィードスルー、リード、キャップで構成されており、パッケージの気密性確保のため、フレームをベース基板にAgろうで融着し、キャップははんだ封止又はシーム溶接封止を行っている。フィードスルー(入出力引き出し部)及び内部実装する整合基板はセラミックを使用している。ベース基板は、高出力チップの放熱特性を上げるため、熱伝導率が高くかつ線膨張係数がセラミックに近い材料を選択している。

温度サイクル試験等で線膨張係数差によるパッケージクラックを発生させないためのベース基板材料の開発、パッケージの構造設計、組立てプロセスの最適化が重要である。

今後のパッケージ動向は、①高出力化・小型化、②低コスト化、③モジュール化である。高出力化に対しては、高




図1. 内部整合型高出力FET用パッケージ

熱伝導率のベース基板材料を素材メーカーと共同開発している。低コスト化のキーは、パッケージ材料の低価格化(樹脂材料の導入)とチップ及び整合基板の実装自動化である。特にチップは厚さが約60 μ mと薄く、市販の装置ではチップが割れる等の不具合が発生してダイボンドできないため、自動ダイボンド装置を当社研究所と共同開発(キーパーツの内作化)して生産に使っている。

SIP(System in Package)を指向したモジュール化による高性能・高集積化、低コスト化は今後の大きな流れであり、図2は、Cuのヒートシンクに整合回路を構成したガラスエポキシ基板を融着し、Siチップ、FETチップ及び抵抗等の表面実装部品を実装し、樹脂キャップを行ったモジュールの構造図である。

既に開発が完了し、量産対応の生産システム設計、自動組立装置の開発を行っている。

3. 低雑音FET用パッケージ

衛星放送受信部に使用されている低雑音FETデバイス用パッケージのロードマップを図3に示す。

開発当初は、リード付きセラミックのベースにセラミックのキャップをはんだ封止したパッケージ(Micro-X)を使用していた。

第二世代としてRF特性の更なる向上及び低コスト化を図るために開発したパッケージがMLCP(Mitsubishi Leadless ceramic Package)である。これまでは、セラミックのベースにチップをダイボンド・ワイヤボンドした後、個別にキャップを封止し、リードカットを行い個片化していた。しかし、MLCPでは、セラミックシートに792個のキャビティを作り、チップを連続でダイボンド・ワイヤボンドした後セラミックの蓋を一括樹脂封止し、ダイサで個片化する製造方式(図4)を開発した。

更なる低コスト化の要求により第三世代として開発したパッケージがフルモールドパッケージSLP(Small Leadframe Package)である。SLPは、マトリックス状のリードフレームにチップを連続でダイボンド・ワイヤボンドした後一括トランスファモールドを行い、ダイサで個片化する製造方式である。SLPは、モールド金型が1つあれば、




図2. Sバンドモジュール




図3. 低雑音FET用パッケージのロードマップ




図4. MLCPの製造方法




図5. 高速通信用パッケージのロードマップ

どのようなピン数のパッケージでもリードフレームのデザイン変更のみで対応でき、リード加工金型が要らないなどの利点があるため、パッケージの開発コスト、開発工期が大幅に削減・短縮できる(従来の1/3~1/5程度)。今後の高周波用モールドパッケージの主流になると位置付けている。

しかしSLPは、低雑音FET用パッケージとしては、顧客の2次実装上の問題(手直しが難しく扱いにくい等)があり、新たに第四世代としてストレートリード付きの小型モールドパッケージ(4 pin Flat Package)を開発している。現在は高いRF特性が要求されるため中空のMLCPを使用している初段FETも将来は小型モールドパッケージ(4 PF)に替えていく計画であるが、課題はチップの特性劣化を防止できる低誘電率樹脂の開発である。

4. 高速通信用パッケージ

光通信用デバイスでキーパーツとなるレーザ光を発振させるためのドライバIC用パッケージ及びMux/Demux用パッケージのロードマップを図5に示す。

通信速度の高速化、パッケージの低コスト化・小型化に対応するため、セラミックパッケージやメタルベースパッケージからモールドパッケージに替えてきている。

モールドパッケージも、従来のQFP(Quad Flat Package)では外部リードが長くかつワイヤ長を短くできないため特性が出ない、放熱性が悪い等の理由により、新たに

リードレスでかつ裏面のダイパットが露出しており直接チップの熱を実装基板に放熱できる構造のSLPパッケージ(前出)を開発した。

また、多ピン化、高機能・高集積化を実現するため、BGA(Ball Grid Array)パッケージの開発も行っている。

図6は、10Gbps Ethernet用Mux/Demux対応に開発した289ピンBGAの構造図である。3層4面の層構成とし、高速信号が通る配線にはツイストペア線路を採用した。また、グランド面はチップ回路に合わせて送信側・受信側で分割し、送信側で瞬間的に大電流が流れることによるグランドのゆらぎが受信側に影響しないような工夫を行っている。さらに放熱性を向上させるためパッケージ表面には、Cuの放熱板を張り付けている。

10Gbpsの伝送特性はアイパターンで確認できた(図6)が、今後、更なる高速化に対応するため、フリップチップBGAの開発や放熱構造の改善を行っていく。

5. 携帯電話用パワーアンプモジュール

携帯電話用パワーアンプモジュールのロードマップを図7に示す。特に小型化・低コスト化の要求が強く、現在は容積0.03ccのモジュールを量産しており、開発ベースでは、0.015ccのモジュールを開発している。

モジュール小型化の実現には、実装部品の小型化、実装ピッチの縮小化が不可欠であり、先行して高密度実装技術




図6. 289ピンBGAの構造図

年度	1999	2000	2001	2002	2003	2004	2005
モジュールサイズ	0.2cc		0.1cc	0.03cc	0.02cc	0.01cc	
基板	Al ₂ O ₃ -セラミック		低温焼成ガラスセラミック			有機基板	
実装技術	実装ピッチ		300μm		200μm		100~150μm
	部品サイズ		1005		0603		0402
	実装はんだ		PbSn				Pb Free
封止技術	金属キャップ				モールド樹脂		

図7. 携帯電話用パワーアンプモジュールのロードマップ

の開発を行っている。

これまでは、基板に金属のキャップをしたモジュールが主流であったが、更なる小型化・低コスト化を実現するため、樹脂封止タイプのモジュールを開発した。

LTCC(Low Temperature co-fired ceramic)基板にチップや表面実装部品を実装後、樹脂で一括封止した後、個

片化する製造方式である。最大の技術課題はLTCC基板のダイシングであり、まだコスト的に量産適用できるダイシング方式が開発できていない。

次世代のモジュールとして開発しているのがLTCC基板を樹脂基板に変更した一括樹脂封止タイプのモジュールである。このタイプだとトランスファモールド装置を使い一

括樹脂封止ができ、かつ樹脂基板のダイシングが容易に行えるため、大幅なコストダウンが期待できる。

また、パワーアンプ周りの機能をモジュール基板に内蔵する高集積・高機能モジュールの開発も行っている。

将来的には、フリップチップ実装技術を応用したモジュールの構造開発も検討していく。

携帯電話用のキーパーツとして、パワーアンプモジュールのPbフリー化は不可欠である。特に部品実装用はんだのPbフリー化が重要課題であり、研究所と共同でSn-Ag-Cuのはんだ材料を選択し、実装技術の確立を行っている。

6. 光通信・情報用パッケージ

光通信・情報用パッケージの主流はキャンパッケージである。現在生産の主流は $\phi 5.6\text{mm}$ 及び更に小型化した $\phi 3.8\text{mm}$ キャンパッケージである。今後更にキャンパッケージの小型化・高密度実装化が進んでいくと考えており、高出力化するLD(Laser Diode)の放熱特性を向上させるためのパッケージ構造設計、新規材料開発、さらには高密度実装を実現するための、高速・高精度ダイボンダ装置の開発が重要となる。図8は、研究所と共同開発した汎用高精度ダイボンダである。繰り返し搭載位置精度は $\pm 2.5\mu\text{m}$ (プロセスなし)を達成した。更なる高精度化に向けての基礎開発を続けている。

7. む す び

パッケージは、本来のチップを保護し信号を取り出す役




図8. 汎用高速・高精度ダイボンダ

割に加え、パッケージ自体が一つの機能部品となっている。チップ・パッケージ・システムを一体化させた構造設計技術と実装技術開発が重要であり、これまでの技術開発レベルを一けたレベルアップ(ミクロンの実装精度をサブミクロンへ)して取り組まなくてはならない。研究所、直材メーカー、装置メーカーとの連携が鍵(かぎ)となる。キーパーツの内作化がますます重要になる。また、低コスト化の要求はとどまるところを知らない。革新的な製造方式を開発し一気にコストを下げる試みと、パッケージの統廃合・標準化を行いコストダウンにつなげる活動が重要である。

風塵分離型サイクロンクリーナー

小林朋生* 酒井大輔*
 小林昭彦* 岩原明弘**
 関根加津典*

要 旨

クリーナーの集塵(しゅうじん)方式の多くを占めていた紙パック式は、“ゴミ”処理の頻度が少なくすみ、ゴミに触れることなく簡単に捨てられるメリットがあるが、一方でゴミの蓄積に伴う吸引力低下、蓄積したゴミ量の把握、ゴミの長期貯留による臭(におい)放出、紙パックの購入経費など、幾つかの課題も持っている。サイクロン集塵方式はこれら紙パック式の課題を解消する方式としてユーザーのニーズをとらえ、広く普及するに至っている。


サイクロン集塵方式は、ゴミとともに吸引された空気を高速回転させる円筒状の旋回室と、旋回室で遠心分離されて側面に移動したゴミを捕集する集塵室によって構成され、ゴミから分離された空気のみを排出する集塵方式である。

このサイクロン集塵方式の中にも幾つかの形態があるが、

いったん集塵室に捕集されたゴミから放散される臭いを極力低減するために、集塵室内への空気の流入を制限し、ゴミの攪拌(かくはん)を抑えた風塵分離構造のサイクロン集塵方式を開発した。

この風塵分離構造により、集塵室内から放散されるゴミ臭の90%カットが可能となった(紙パック式比)。また、集塵室を本体上部に配置することにより、十分な集塵容量を確保するとともに、捕集したゴミを容易に視認可能とし、着脱を容易にすることによる使い勝手向上を実現した。

また、旋回室から集塵室への連通口上面に歯状の刻みを付け、風の渦を細分することにより、風切音による騒音を低減した。



風塵分離型サイクロンクリーナー

風塵分離型サイクロン集塵器搭載のクリーナーは、サイクロン集塵器の集塵室内への空気の流入を制限し、ゴミの攪拌を抑えた風塵分離構造により、いったん集塵室に捕集されたゴミから放散される臭いの90%カットを実現した。

1. ま え が き

サイクロン集塵方式は紙パック式の課題を解消する集塵方式として広く普及し、クリーナー業界において一つのスタンダードを形成している。

サイクロン集塵方式はゴミとともに吸引された空気を高速回転させる円筒状の旋回室と、旋回室で遠心分離されて側面に移動したゴミを捕集する集塵室によって構成され、ゴミから分離された空気のみを排出する集塵方式である。

このサイクロン集塵方式をクリーナーに適用する上で、多様なゴミに対する分離性能確保や小型化等の課題があり、その解決方法により形態が異なってくる。

今回開発した風塵分離型サイクロン集塵器は、いったん集塵室に捕集されたゴミから放散される臭いを極力低減するために、集塵室内への空気の流入を制限し、ゴミの攪拌を抑える構造としたものである。また、使い勝手向上と騒音低減を図った構成とした。

本稿では、この風塵分離型サイクロン集塵器の構成及び特長について述べる。

2. 一般的なサイクロン集塵方式

サイクロン集塵方式は可動部がなく簡単な構造で数 μm の微細塵埃(じんあい)を分離可能な集塵方式であり、粉体の分離装置として広く普及している。

一般的なサイクロン集塵器は、図1に示すように、円筒と円錐(えんすい)を組み合わせた旋回部と、その下部に設けられた集塵部とで構成される。旋回部上部の側面には円筒内部に旋回気流を発生させる吸入口、旋回部天面には上方向への排出口が設けられている。旋回気流は下方に向か




図1. サイクロン集塵器の原理

うほど遅く、円錐部下方から排出口の間の旋回気流の中央付近には上昇気流が発生する。

塵埃を含む空気が旋回部内で旋回すると、塵埃には遠心力が作用する。塵埃が円筒の外側方向に移動するときの空気抵抗よりも遠心力が大きくなると、塵埃はやがて円筒壁面に押し付けられて速度を落とし、重力により壁面に沿って下方に向かい、集塵部に捕集される。

3. 風塵分離型サイクロン集塵方式

一般的な構成のサイクロン集塵器をクリーナーに搭載する場合、縦型のレイアウトと高さが問題となる。そこで、クリーナーに搭載可能な大きさに小型化しつつ塵埃を分離可能な構成を検討した。

3.1 小型化(横型サイクロン)

実用的なクリーナー本体寸法を考えると、図1のように旋回部内で旋回風速を十分低減させて塵埃を重力によって集塵部に運ぶ方式のサイクロン集塵器は高さを確保しなければならず、本体が大型化するため使い勝手の点で課題がある。そこで、重力によらず、旋回気流内で外側に移動した塵埃の旋回速度を落とさずに集塵部に分離する方式とした。

図2は小型化を図った横型サイクロン集塵器であり、円筒を横型にした旋回室と、旋回室側面に併設させた集塵室と、これらを連通する連結口によって構成される。

連結口を旋回室側面に設けることにより、図3に示すように、回転する塵埃をその慣性力により速度低下なく集塵室に運ぶことが可能となった。このように分離に重力を利用せず、旋回運動する塵埃の慣性力を利用して集塵する方式とすることにより、旋回室及び集塵室の配置の自由度が大きくなり、横型レイアウトのサイクロン集塵器が可能となった。




図2. 横型サイクロン集塵器

3.2 連結口・集塵室構成

旋回室から集塵室への連結口の位置や形状は集塵性能に影響する。連結口が大きいと、集塵室への空気の流れが増加し、集塵室内部の攪拌と旋回室への逆流を増大させ、捕集した塵埃の再飛散による臭いの放散と捕集率の低下につながる。逆に連結口が小さいと、塵埃の分離性能が低下する。

図4に連結口の形態による集塵室内の気流解析結果を示す。図の(a)のように連結口が旋回室から集塵室に接線方向に連結する場合、集塵室内への空気の流れは増加する。図の(b)のように連結口を接線方向に連結しない構成では、集





図3. 連結口における塵埃の動き
(試作機による可視化実験結果)




図4. 集塵室内気流

塵室内への空気の流れは少なくなるが集塵室底面の風速が大きくなり、集塵室内に堆積(たいせき)した塵埃を激しく攪拌する。

図の(c)のように連結口下面に水平リブを構成すると、気流は集塵室底面を攪拌することなく水平方向に流入する。また、水平リブは塵埃を集塵室後方に飛ばし奥側から堆積させるため、連結口入口付近での綿ぼこりなどのゴミ詰まりがなく、捕集スペースを有効に使えるという効果も奏する。このように塵埃を旋回状態において空気から分離し、いったん捕集された塵埃を攪拌させない方式の“風塵分離型サイクロン集塵器”を開発した。

3.3 ゴミ臭の低減

図4(c)の構成をベースに連結口の大きさを調整し、集塵室内に流入する風量をクリーナーの全吸気風量の約10%に抑え、集塵室底面風速を連結口流入風速の約1/10に低減した。これにより、図5のように、集塵室に捕集・堆積したゴミの攪拌がなく、臭いの放散を抑えたサイクロン集塵器を実現した。図6は、集塵室に擬似ゴミを充填(じゅうてん)させて運転させたときのクリーナーの臭気放出量比較グラフである。紙パック式は吸入した空気がすべてゴミを通過するため臭気放出量も多くなるが、風塵分離型サイクロンは紙パック式に比べ約90%の臭い低減効果がある。また、集塵室内でゴミが攪拌される形態の他のサイクロンクリーナーと比較しても数倍の臭い低減効果がある。

4. 微細塵埃捕集

サイクロン集塵方式の分離性能には限界があり、数 μm 以下の微細な塵埃や微細繊維などの質量に対して表面積の大きいゴミは、旋回により発生する遠心力よりも旋回室円




図5. 運転時の集塵室内ゴミ




図6. 臭気放出量比較




図7. 風塵分離サイクロン集塵器




図8. バックアップフィルタ

筒外側方向に移動するときの空気抵抗の方が大きいいため、旋回気流とともに旋回し続ける。これらは排出口に向かう気流に乗ると分離されずに排出されてしまう。

今回開発した風塵分離型サイクロン集塵器では、排出口にメッシュフィルタを備え(図7)、旋回室で分離できなかった微細繊維を捕捉(ほそく)する。また、サイクロン集塵器の後段に水洗い可能なウレタンフィルタとプリーツフィルタからなる2段のバックアップフィルタを備え(図8)、メッシュフィルタを通過する微細な塵埃を捕捉する。

5. 騒音低減

風塵分離型サイクロン集塵器は旋回室側面の高速旋回領域に連結口の開口があるため、風切音が発生する。また、これが集塵室内部の空間に伝搬して増幅し、騒音となる。そこで、図9のようなセレーション(歯状の刻み)を連結口上面に設け、音の発生源となる渦を細分して騒音の低減を図った。これにより、200Hzと400Hz付近の騒音を約6dB低減し、周波数全域で1.4dBの騒音低減を図ることができた(図10)。

6. 使い勝手向上

横型レイアウトの風塵分離型サイクロン集塵器は、半透




図9. 連結口




図10. セレーションの効果




図11. ゴミの廃棄動作

明の集塵室をクリーナー本体上部に設けたことにより、使用者が掃除中にゴミだまり具合を容易に把握できるようになり、使用者が掃除の達成感を強く得られるようになった。また、集塵室の着脱を容易とし、ホコリを舞い上げずに静かにゴミを廃棄できる構成とするなど、使い勝手を向上させた(図11)。

7. むすび

風塵分離型サイクロンクリーナーは、市場において吸塵性能と使い勝手、ゴミ臭を感じないこと等で高い評価を得た。また、掃除の達成感が得られ掃除の楽しさも感じているという使用者の声も多く、クリーナーの一つの潮流を提案できたとも考える。

今後も掃除作業における課題の解決、また掃除の楽しさを実感できるような技術・製品の開発を進める所存である。



特許と新案***

三菱電機は全ての特許及び新案を有償開放しております

有償開放についてのお問合せは
三菱電機株式会社 知的財産渉外部
電話(03)3218-9192(ダイヤルイン)

半導体装置 特許第1821037号(特公平5-28903)

発明者 加藤隆幸

この発明は、MMIC(Monolithic Microwave Integrated Circuit)をウエハ状態での高周波特性評価が可能な構造とすることにより、短時間に高い精度で検査することを可能とすることを目的としている。

従来では治具を用いた実装品評価(破壊検査)を行っていたため、一個のチップの測定に数時間の準備時間を要し、また評価自体にも時間を要していた。この発明は、図1に示すとおり、入出力電極を一定の間隔で挟むように接地電極を設けたことを特徴とし、接地電極はバイアホール(基板貫通口)を介して裏面の接地金属面と共通化されている

構造としている。この発明の高周波ICは高周波帯プローブヘッドとの整合性が高く、図2のようにウエハ状態での高周波特性評価(非破壊検査)が可能である。

この発明は従来の治具を用いた実装品評価に比べ所要時間を大幅に短縮可能であり、また、測定治具に起因する寄生容量や共振が発生しないため測定精度の大幅な改善が実現できる。この発明を適用することにより、MMICの検査に要する時間と費用を低減し、コストダウンと高品質化を実現し得る効果を得た。




図1




図2

ウエハ剥し装置 特許第2534210号(特開平2-263437)

発明者 青野浩二, 早瀬 巖


この発明は、補強基板に貼(は)り付けられた半導体ウエハを割ったり傷つけたりすることなしに補強板から剥(は)がすことを目的としたウエハ剥し装置である。

半導体ウエハ(例えば割れやすいGaAs基板)などの基板を薄く加工した状態でウエハプロセスを行う場合、薄いままでは扱うことが困難なため、ガラス板等の補強板に低融点の接着剤等で貼り付け、ウエハプロセスを進める。そのため、プロセスが終了したウエハは、上記装置を用いて、補強板から剥され、薄くなった半導体ウエハを得ている。

従来は、溝を掘ったホットプレートの上に補強板側をホットプレートの上に載せ加熱し、半導体ウエハと補強板を接着しているワックスを軟化させてから半導体ウエハを側面から押すことで、ウエハを剥していた。そのため、ウエハを側面から押す、押し治具が、ウエハ側面から外れ、ウエハ表面を滑ることにより、傷を入れたり、ウエハ割れの原因を作ったりする問題があった。

この発明は、補強板側、半導体ウエハ側両方に加熱する

ためのヒーターを設けるとともに、ヒーター同様両側に真空吸着を設け補強板、半導体ウエハを保持できるようにし、横へスライドするだけでなく、補強板面内で回転できるようにすることで、半導体基板を容易に剥すことができるようにするとともに、ウエハ表面に傷や割れの原因を作ることがないようにした。



- 1: ウエハ
- 2: 補強板
- 3: ワックス
- 5: 下部ヒーター部
- 6: 下部真空吸着部
- 7: 上部ヒーター部
- 8: 上部真空吸着部
- 9: 昇降軸
- 10: ハンドル
- 11: ボールナット
- 12: ボールねじ
- 13: 真空ポンプ



特許と新案***

三菱電機は全ての特許及び新案を有償開放しております

有償開放についてのお問合せは
三菱電機株式会社 知的財産渉外部
電話(03)3218-9192(ダイヤルイン)

低熱抵抗高出力半導体装置 特許第2758542号(特開平6-177291)

発明者 石川高英


この発明は、ヒートシンク構造を設けた高出力半導体装置の高歩留り、高信頼性に関するものである。半導体基板とヒートシンク間の付着力を向上させることで、ヒートシンクの剥(は)がれを防止できるようにした。

従来高出力半導体装置のヒートシンク(1)は、半導体基板(2)との付着力が十分に強固ではなかったため、プロセス中や組立て中に機械的ストレスが印加され半導体基板に反りが生じた際、ヒートシンクが半導体基板から剥離(はくり)し、半導体装置としての製造歩留まりを低下させる問題があった。

この発明では、半導体面とヒートシンクの間半導体基板中での拡散係数の高い金属(4)を挿入した後、熱処理を施すことで、当挿入金属を半導体基板中、及びヒートシンク中に拡散させ(5, 6)、半導体基板とヒートシンク間における強固な付着力を実現した。これにより、製造工程中や組

立て工程におけるヒートシンクの剥がれをなくした。

以上、この発明は、高歩留まり、高信頼度の高出力半導体装置を提供する。



- 1. ヒートシンク
- 2. 半導体基板
- 3. トランジスタ
- 4. 拡散用の金属
- 5. 拡散用金属の半導体基板への侵入部
- 6. 拡散用金属のヒートシンクへの侵入部

〈本号記載の商標について〉

本号に記載されている会社名、製品名はそれぞれの会社の商標又は登録商標である。

〈次号予定〉三菱電機技報 Vol.78 No.4 特集「安全・安心を支えるITソリューション」

三菱電機技報編集委員	三菱電機技報 78巻3号	2004年3月22日 印刷
委員長 井手 清	(無断転載・複製を禁ず)	2004年3月25日 発行
委員 小林智里 長谷川 裕 堤 清英	編 集 人 井手 清	
桑原幸志 村松 洋 松本 修	発 行 人 松本 敬之	
浜 敬三 田島 範一 中川 博雅	発 行 所 三菱電機エンジニアリング株式会社 e-ソリューション&サービス事業部	
瀬尾和男 部谷文伸	〒102-0073 東京都千代田区九段北一丁目13番5号	
黒畑幸雄 山木比呂志	日本地所第一ビル 電話 (03)3288局1847	
事務局 松本敬之	印 刷 所 株式会社 三菱電機ドキュメンテクス	
本号取りまとめ委員 松田吉雄	発 売 元 株式会社 オーム社	
	〒101-0054 東京都千代田区神田錦町三丁目1番地	
	電話 (03)3233局0641	
	定 価 1部735円(本体700円) 送料別	
URL http://www.MitsubishiElectric.co.jp/giho/	三菱電機技報に関するお問い合わせ先	cep.giho@ml.hq.melco.co.jp

近年、情報量の増大に伴い、通信の高度化、通信方式の多機能化が急速に進んでおり、衛星通信やマイクロ波通信などへの期待が高まっています。その通信方法としてVSAT (Very small Aperture Terminal) が注目を浴びており、VSAT市場としては、今後Ku帯の普及が予想されています。三菱電機はこれまでMES FETを用いたKu帯VSAT用高出力GaAs FETを製品化してきましたが、今回新しく開発したKu帯用HFET (Hetero structure FET) を用いて高出力、高利得、高効率を実現し、出力電力25WのKu帯VSAT用高出力GaAsトランジスタMGFK44A4045を開発しました。

特長

(1) 高出力、高利得、高効率

一般的に高出力を得るには、HFETのトータルゲート幅を大きくすれば実現できますが、逆に利得は下がります。この高出力、高利得を両立させるために、ウェーハの各パラメータを最適化してKu帯HFET用を開発しました。




図1. MGFK44A4045外形写真

図1にKu帯HFETを用いて開発した25W出力、MGFK44A4045の外形写真、図2に周波数特性、表1に電気特性を示します。

(2) 小型、軽量

パッケージサイズ24.0mm×17.4mmの小型サイズで、VDS=10V、ID(RFoff)=6.0A、帯域14~14.5GHzにおいて、出力電力P1dB=44dBm(25W)、利得GLP=6.0dB、電力付加効率=20%の業界トップクラスの実現いたしました。

このMGFK44A4045を使用することにより、電力増幅器の小型軽量化を実現し、VSATシステムの普及に貢献できると期待されます。




図2. MGFK44A4045周波数特性

表1. MGFK44A4045電気特性

(Ta=25℃, Rg=25Ω)

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
IDSS	飽和ドレイン電流	VDS=3V, VG=0V	-	16.0	-	A
gm	相互コンダクタンス	VDS=0V, ID=6.0A	-	6	-	S
VGS(off)	ゲート-ソース間遮断電圧	VDS=3V, ID=80mA	-1.0	-1.5	-4.0	V
P1dB	1dB利得圧縮時出力電力	VDS=10V, ID(RFoff)=6.0A 周波数=14.0~14.5GHz	43	44	-	dBm
GLP	線形電力利得		5.0	6.0	-	dB
P.A.E.	電力付加効率		-	20	-	%
Rth(Ch-C)	熱抵抗	チャンネル-ケース間	-	1	1.3	deg.C/W