0.18μm 128Mビット ダブルデータレートSDRAM

吹上貴彦*
池田　豊*
岩本　久**

要　旨

近年，ネットワークやマルチメディア機器に代表される情報機器システムの高性能化は目覚ましく，メインメモリとして使用されているDRAM(ダイナミックランダムアクセスメモリ)においても大容量化と高性能化が要求されている。

このようなニーズにこたえるために，三菱電機では，0.18μmCMOSプロセスを用いて，×4／×8／×16構成の128MビットDDR SDRAM(ダブルデータレート シンクロナスDRAM)を開発した。

DDR SDRAMは，基本CLK(クロック)の立ち上がりと立ち下がりの両エッジでデータを入出力するため，従来の基本CLKの立ち上がりのみに同期してデータを出力するSDR(シングルデータレート)SDRAMに比べ，2倍のデータ転送速度を可能にする。また，DDR SDRAMの主な入力コマンドは，SDR SDRAMと共通であり，置き換えが容易である。

今回開発した128MビットDDR SDRAMは，アレー構成，データバス回路の最適化により，JEDEC標準準拠のDDR266規格である266MHzでの高速データ転送が可能である。

さらに128MビットDDR SDRAM は，リフレッシュ回路とDLL回路の最適化により，低消費電力化も実現しており，サーバやワークステーション等の高性能化に適しているだけではなく，ノートパソコン等にも使用が可能である。

128MビットDDR SDRAMの製品概要

語　構　成	32M×4	16M×8	8M×16
形　　名	M2S28D20ATP	M2S28D30ATP	M2S28D40ATP
動作電圧	2.5V±0.2V		
リフレッシュサイクル	15.6μs×4Kサイクル		
パッケージ	66ピン 400ミル TSOP(Ⅱ)		
インタフェース	SSTL_2		
最大データ転送速度	266MHz		



チップ写真

128MビットDDR SDRAMのチップ写真と製品概要

0.18μmCMOSプロセスルールを用いた128MビットDDR SDRAMのチップ写真と製品概要を示す。
DDR SDRAMは，基本クロックの立ち上がりと立ち下がりの両エッジに同期してデータを転送するため，従来のSDR SDRAMに比べて転送レートを2倍にすることが可能である。

*メモリ事業統括部　**ULSI技術開発センター