0.35μm 56万ゲートSOI-ASIC

和田佳樹*　前田茂伸*
廣田尊則**　上田公大*
新居浩二**

要　旨

インターネットの普及やDVD(Digital Versatile Disc)等の新しいメディアの登場により，半導体デバイスが扱う情報量は増大している。また，携帯情報機器の普及により，バッテリーで駆動される半導体デバイスも多くなってきており，半導体デバイスの高速化・低消費電力化の要望は強くなりつつある。これらの要望にこたえるデバイスとして，薄膜SOI(Silicon on Insulator)デバイスが注目されている。薄膜SOIデバイスは，従来のシリコンウェーハ中に酸化膜の層を形成し，その上の薄いシリコン層にトランジスタを形成する。そのため，接合容量の低減による高速・低消費電力動作や放射線による誤動作の抑制といった利点を持っている。

今回，SOI基板を用い，設計寸法0.35μm，敷き詰めゲート数56万ゲートのゲートアレーを開発した。トランジスタ間の分離には三菱電機独自のフィールドシールド分離技術を用い，リーク電流の低減を達成した。また，チャネルを形成する領域であるボディ領域の電位を固定することにより，安定したトランジスタ動作を実現した。このゲートアレー上に，192KビットSRAM及び通信用ATM(Asynchronous Transfer Mode)-LSIを試作した。SRAMでは良好なスタンバイ電流が測定されており，SOI技術を大規模LSIに適用可能であることを確認した。また，通信用ATM-LSIでは従来のシリコンデバイスとの比較を行い，SOIデバイスが十分な高速性・低消費電力性を示すことを確認した。



SOIデバイスの高速・低消費電力性と適用例

SOIデバイスは，従来のデバイスに比べて接合容量が小さいため，トランジスタ動作時の電荷の充放電量が少なくて済む。このため，従来のシリコンデバイスに比べ，高速・低消費電力動作が可能である。今回開発した56万ゲートSOI-ASICは，SOIデバイスの高速・低消費電力といった利点を生かし，携帯情報機器等の分野への適用が期待される。

*ULSI開発研究所　**システムLSI事業統括部