昭和37年9月15日第三種郵便物認可 三菱電機技報 70卷3号(通卷778号) 1996年3月25日発行(毎月1回25日発行)

技術がつくる高度なふれあい SOCIO-TECH





三菱電機技報 Vol. 70 No. 3 1996

特集"半導体"

目 次

特集論文

半導体の進歩による産業革命の新局面 室賀三郎 ************************************
半導体の現状と動向 — システム LSI に同け (—
256MビットダイナミックRAM 6 築出正樹・朝倉幹雄・有本和民・栄森貨尚・大野吉和 6
コントローラ付き16MキャッシュDRAM11 堂阪勝己・阿部英明・山崎 彰・石原和典・熊野谷正樹
150MHz動作第二世代32Kワード×32ビットシンクロナスバーストSRAM16 小杉龍一・千田 稔・井上長武・岡本泰之・池谷正之
32ビット高性能RISCマイクロプロセッサ M32R
新16ビットマイコンM16Cシリーズ
メモリ内蔵1チップ ピクチャ イン ピクチャLSI
ファクシミリスキャナ用画像処理コントローラ
プログラマブル実時間MPEG2ビデオエンコーダチップセット42 松村哲哉・中川伸一・瀬川 浩・石原和哉・前田 敦・味岡佳英
0.5μm BiCMOSゲートアレー
 2.5Gbps変調器集積型半導体レーザ 石村栄太郎・宮崎康典・青柳利隆・木村達也・板垣卓士・竹見政義
CATV用DFB-LDの高CNR化
Dual Gate HEMTを用いたQ帯低雑音可変利得増幅器MMIC
世界最大容量の8kV/3.6kA光トリガサイリスタ
アクティブクランプ内蔵高圧,大容量IPM
高信頼トンネル酸化膜形成技術
X線転写によるRu/BST/Ruスタックキャパシタを持つ 1GビットDRAMセル
LSI用多ピンパッケージ技術
アーキテクチャに依存しない高位合成用HDLモデル化技術
特許と新案
「ワイヤカット放雷加丁におけるワイヤ雷極自動供給方法 「半導体装置」95
「半導体不揮発性記憶装置の書込み及び消去方法」
スポットライト
3.3V高速SRAMラインアップ
小型高照度液晶プロジェクタ LVP-SV1

配線作業工数を低減する分電盤用速結端子付き

	ノーヒューズ遮断器・漏電遮断器
	FIFOメモリ M66256FP/M66257FPシリーズ
	発電プラント総合管理システム"MELJC-500"
	宇宙開発事業団納め
(表3)	バックアップスキンモード用受信装置 …

表紙

写真は最新の露光装置と、0.5µmル ールで加工された16Mビットフラッシュ メモリのウェーハ上の規則正しいパター ンによる、虹色に輝く光の干渉縞の様子 を示す。

今日の半導体の飛躍的発展を支えたも のの一つに、微細加工技術が挙げられる。 限られたシリコン表面に膨大な数のトラ ンジスタを転写するリソグラフィは、使 用する光源と露光装置の革新により、サ ブミクロンからハーフミクロンの量産を 可能にしてきた。

微細加工を更に進め、システムオンチ ップの実現を目指して光源も紫外線から より短波長を求めて、エキシマレーザ光、 X線・電子線へと開発は続けられる。



三菱電機技報に掲載の技術論文では, 国際単位^{*}SI[#](SI第2段階(換算値方式) を基本)を使用しています。ただし,保 安上,安全上等の理由で,従来単位を使 用している場合があります。 アブストラクト

	 半導体の現状と動向 — システムLSIに向けて — 坂根英生・松本平八 三菱電機技報 Vol.70・No.3・p.2~5 (1996) パソコンや移動体通信機器の需要を柱として拡大傾向をたどる半導体 市場の動向を踏まえ、今後重要性を増すと考えられる半導体とシステム との融合に向けた取組について述べる。最新の世界半導体市場予測デー タに基づく分析と、今後の技術の開発トレンドを示した。 マルチメディア時代に半導体が取り組む方向として、チップセットに よるシステム オン チップの考え方を例と共に示した。 また、この特集で取り上げた論文のねらいについて紹介した。 	新16ビットマイコンM16Cシリーズ 中村和夫・山崎貴志・林 直人・玉城礼二・松井秀夫 三菱電機技報 Vol.70・No.3・p.27~31 (1996) 近年, MCUを取り巻く環境は、C言語の採用によるメモリ容量の増 大とそれに伴うコストアップ,高速化や微細化によるEMI, EMSに対 するノイズ対策など,様々な問題を抱えている。このたび,このような ニーズにこたえ,高効率C言語マイコンM16C/60シリーズを開発した。 M16C/60は,新アーキテクチャにより,高い演算処理能力とROM効 率の良さを実現し,さらに、ノイズ対策もほどこした画期的な新マイコ ンである。
and the second se	256MビットダイナミックRAM 築出正樹・朝倉幹雄・有本和民・栄森貴尚・大野吉和 三菱電機技報 Vol.70・No.3・p.6~10 (1996) 0.25µm微細加工技術による256MビットDRAMを試作した。アレー 構成には階層ビット線構成及びそれに適したFOGOSセル配置を採用し てチップ面積の大幅削減を実現し、メモリセルには平面スタック型高誘 電膜キャパシタを採用して大きな読出し電位を確保した。さらに、メモ リセルの "L"レベルをGNDよりわずかに上昇させる昇圧センスGND (BSG)方式を採用し、リフレッシュ特性の大幅改善を実現した。	メモリ内蔵Iチップ ピクチャ イン ピクチャLSI 玉木茂弘・那須正治・山田龍浩・斉藤幸輝・柳川瀬顕夫 三菱電機技報 Vol.70・No.3・p.32~37 (1996) ピクチャ イン ピクチャ(PIP)システムをCMOS上に1チップ化する ために,従来アナログ回路で実現していた信号処理を,要素機能を残し てディジタル化した。 また,フィールドバッファメモリとして96Kビットのシングルポート RAMを使用して内蔵化を実現した。
	コントローラ付き16MキャッシュDRAM 堂阪勝己・阿部英明・山崎 彰・石原和典・熊野谷正樹 三菱電機技報 Vol.70・No.3・p.11~15 (1996) キャッシュDRAMにタグ(TAG)及びコントローラを内蔵し, CPU との接続を容易にしたデバイスを開発した。キャッシュDRAM, CPU とI/O制御用ASICだけでシステムを構成でき,携帯端末等に最適であ る。小規模なPLDを併用すれば,既存のPC用チップセットも使用でき る。コントローラはファーストコピーバック,コンカレント動作とペー ジモード制御の採用により,小さなチップ面積,高いヒット率,少ない ミスペナルティを実現した。最高動作周波数は66MHzである。	ファクシミリスキャナ用画像処理コントローラ 松本 誠・誉田浩之・石岡裕二・谷口正治 三菱電機技報 Vol.70・No.3・p.38~41 (1996) G3ファクシミリのパーソナル機をメインターゲットにした画像処理 コントローラを開発した。パーソナル機に要求される高機能・低価格化 に対応するため、センサI/F, A/Dコンバータ、画像処理メモリ、画 像処理回路の完全1チップ化を行った。 開発に当たって画像シミュレーションを行うことにより、最適アルゴ リズム及び最小の画像メモリを決定し、従来の画像処理と同等の画質が 得られることを確認した。
	 I50MHz動作第二世代32Kワード×32ビット シンクロナスバーストSRAM 小杉龍一・千田 稔・井上長武・岡本泰之・池谷正之 =菱電機技報 Vol.70・No.3・p.16~21 (1996) 近年のCPUの低電圧化・高速化に対応した二次キャッシュメモリとして、32Kワード×32ビット構成、電源電圧3.3V、I/Oバッファ用電源 3.3V、2.5Vに対応可能な第二世代1MシンクロナスバーストSRAMを開発した。0.4μm プロセス技術を駆使し、動作周波数150MHzを達成するとともに、最大電源電流を290mAに抑えて、低消費電力化を実現した。 	プログラマブル実時間MPEG2 ビデオエンコーダチップセット 松村哲哉・中川伸一・瀬川 浩・石原和哉・前田 敦・味岡佳英 三菱電機技報 Vol.70・No.3・p.42~47 (1996) MPEG2のMP@MLに準拠したリアルタイムエンコーダチップセット を開発した。このチップセットは、制御用コントローラLSI、ピクセル プロセッサLSI、及び動き予測エンジンLSIの3種で構成され、ITU- R601(704画素×480画素、30フレーム/秒)解像度のインタレースビデ オをリアルタイムでエンコードできる。このチップセットを用い、 MPEG2リアルタイムビデオエンコーダ評価システムを構築した。
(manual)	 32ビット高性能RISCマイクロプロセッサ M32R 是松次郎・清水 徹・坪田秀夫・布村泰浩 三菱電機技報 Vol.70・No.3・p.22~26 (1996) システムオンチップのCPUコアとして使用可能な、コンパクトで高 性能な、RISC型32ビットマイクロプロセッサM32Rを新規に開発した。 今回、マルチメディア市場をターゲットとし、M32RをCPUコアとして、 世界で初めて大容量16MDRAM を内蔵したM32R/Dを開発したので 紹介する。M32R/Dは、CPUとDRAMを128ビットバスで接続するこ とで、入力クロック周波数16.7MHz 、内部66.7MHz 動作時に52.4 VAX MIPSという高性能と、同時に低消費電力化を実現できた。 	 0.5µm BiCMOSゲートアレー 埴渕敏明・早川 康・須田核太郎・柿沼守男 三菱電機技報 Vol.70・No.3・p.48~51 (1996) 0.5µm BiCMOS 3層メタルプロセスを用いて,広帯域ISDNの622 Mbpsユーザ網インタフェースに対応できるゲートアレーを開発した。 チップ領域を622MHz処理のECL部と156MHz以下のCMOS部に分け, 安定動作と低消費電力化を図った。また,Pウェル分離構造を採用する ことにより,定常電流が流れるCMOS-ECLレベル変換器の数が削減で き,消費電力を低減できた。この構成で,600KゲートのCMOS敷き詰めゲート数は世界最大級である。

Propert Somiconductor Technology and the Approach of LSI			
Present Semiconductor Technology and the Approach of LSI			
Systems			
by Hideo Sakane & Heihachi Matsumoto Surveying growth of the electronics industry, especially in the fields of personal computers and mobile communications, the article reports on the convergence of semiconductor devices and systems technologies. Forecasts for the world semiconductor market are analyzed and techni- cal trends are suggested. The article presents the system-on-chip philos- ophy expected to guide implementation of multimedia information sys- tems as special-purpose chipsets. It also introduces common themes for this special issue.			
Mitsubishi Denki Giho: Vol. 70, No. 3, pp. 6~10 (1996)			
A 256Mbit DRAM			
by Masaki Tsukude, Mikio Asakura, Kazutami Arimoto, Takahisa Eimori & Yoshikazu Ohno			
The authors have produced samples of a 256Mbit DRAM using 0.25μ m process technology. The chip area has been reduced dramatically by employing hierarchical bit line architecture with a unique cell layout. Use of a planar stacked capacitor with a high-dielectric layer ensures a sufficient readout voltage. Refresh characteristics have been improved dramatically by raising the memory-cell L level to slightly above GND.			
Nitsubishi Denki Giho: Vol. 70, No. 3, pp. 11~15 (1996)			
A 16Mbit Cached DRAM with an Integrated Controller			
by Katsumi Dosaka, Hideaki Abe, Akira Yamazaki, Kazunori Ishihara & Masaki Kumanoya			
The authors report on a cached DRAM device with on-chip TAG and controller functions that simplify connection with a microprocessor. Systems can be configured using only the cached DRAM, a CPU and a single ASIC for I/O control, making the DRAM especially useful in im- plementing handheld terminals. Addition of a small PLD enables inter- face with existing personal computer chipsets. Using a small die area, the controller implements a fast copy-back function, concurrent opera- tion and page mode control for a high hit rate with minimum cache miss penalty. The maximum operating frequency for the device is 66MHz.			
Mitsubishi Denki Giho: Vol. 70, No. 3, pp. 16~21 (1996)			
A Second-Generation 150MHz 32Kword $ imes$ 32bit Synchronous Burst SRAM			
by Ryuichi Kosugi, Minoru Senda, Osamu Inoue, Yasuyuki Okamoto & Masayuki Iketani			
The authors report on a second-generation 32Kword×32bit synchronous burst SRAM device with a 3.3V supply voltage and 3.3 or 2.5V I/O buffer supplies. It is suitable for high-speed second-level cache applications. The device is based on a 0.4μ m process and operates at frequencies up to 150MHz with a maximum current drain of 290mA.			
Mitsubishi Denki Giho: Vol. 70, No. 3, pp. 22~26 (1996)			
The M32R : A 32bit RISC Microprocessor Enbedded with a 16Mbit DRAM			
by Jiro Korematsu, Toru Shimizu, Hideo Tsubota & Yasuhiro Nunomura			
Mitsubishi Electric has developed the M32R 32bit RISC processor, a compact, high-performance device for use as the CPU core in system-on- chip applications. The article introduces the processor and the M32R/D, which combines the processor and a 16Mbit DRAM on a single die. The processor and memory are linked by a 128bit bus, supporting perfor- mance of 52.4VAX MIPS with a 16.7MHz external clock input (66.7MHz internal operating frequency). This outstanding performance was achieved with low power dissipation.			

アブストラクト

2.5Gbps変調器集積型半導体レーザ 石村栄太郎・宮崎泰典・青柳利隆・木村達也・板垣卓士・竹見政義 三菱電機技報 Vol.70・No.3・p.52~56 (1996) 幹線系光ファイバシステムの光源として、2.5Gbpsの長距離伝送が可 能な外部変調器集積型レーザを開発した。 このレーザは、多重量子井戸光吸収層の最適化、及び変調器-レーザ 間領域の高抵抗化により、伝送距離を制限する変調時の波長変動量を20 pmにまで抑制できた。この波長変動量から見積もると、従来の直接変 調方式と比較して4倍 (400km) 以上の長距離伝送が可能である。	高信頼トンネル酸化膜形成技術 寺本章伸・小林清輝・梅田浩司・松井安次・中村 正 三菱電機技報 Vol.70・No.3・p.75~79(1996) フラッシュメモリのトンネル絶縁膜としてSiO2膜が用いられている。 絶縁破壊、電子捕獲、ストレス誘起電流の発生というSiO2膜の信頼性 上の問題が、フラッシュメモリの書換え回数を制限する。絶縁破壊に関 して、SiO2膜の膜厚依存性と面積依存性について述べる。 また、ストレス誘起電流の発生がSiO2膜に注入された正孔に起因す ることを示すとともに、電子捕獲、ストレス誘起電流の抑制には、 SiO2膜の窒化技術が有効であることを述べる。
 CATV用DFB-LDの高CNR化 南原成二・山下光二・渡辺 斉 三菱電機技報 Vol.70・No.3・p.57~61 (1996) CATV用LD光源には、低ひずみ特性と大きな高搬送波対維音比 (CNR)特性が要求される。ここでCNRは、CATVシステムの光分岐数 及び伝送距離を左右する重要な項目である。 今回、全MOCVD法による1.3µmMQW型DFB-LDのチップパラメ ータの最適化により、2次相互変調ひずみ=-60dBc,3次相互変調ひずみ=-65dBc時にCNR=55dBを実現した(CNR当社従来比3dB改善。)。 	X線転写によるRu/BST/Ruスタックキャパシタを持つ IGビットDRAMセル 西岡康隆・炭谷博昭・結城昭正・堀川 剛・芝野照夫・木村良佳 三菱電機技報 Vol.70・No.3・p.80~84 (1996) 21世紀初頭に市場の立上りが予測される1GビットDRAMに向けて, 0.14µmルールのメモリセルを試作した。微細化に伴う課題を乗り越え るためにSRを用いたX線転写, BST((Ba,Sr)TiO ₃)を用いたキャパシ タ,パターンサイズに依存しない新方式エッチングの三つの技術を適用 した。その結果,このメモリセル及びこれらの技術が1Gビット以降の DRAM世代に要求されるスペックを満たし得ることを確認した。
 Dual Gate HEMTを用いた Q帯低雑音可変利得増幅器MMIC 柏 卓夫・加藤隆幸・吉田直人・小丸真喜雄・高木 直 三菱電機技報 Vol.70・No.3・p.62~66(1996) 41~46GHz帯において、利得20dB以上、利得制御範囲30dB以上、雑音指数1.8~2.5dBと、低雑音でかつ利得制御が可能なミリ波帯モノリシック増幅器を開発した。低雑音特性・利得制御機能を同時に達成するために、低雑音増幅器MMICと可変利得増幅器MMICの2チップで構成した。この低雑音可変利得増幅器の開発により、将来のミリ波帯通信機器の高性能・高機能化が可能となる。 	LSI用多ピンパッケージ技術 冨田至洋・上田直人・中川 治 三菱電機技報 Vol.70・No.3・p.85~89(1996) LSI,特にロジックデバイスのマイコン,及びASICに使用する高放 熱・高電気特性で200~700ピンの多ピンパッケージとして,銅リードフ レームQFP,キャビティ型BGAパッケージを開発し,量産化した。現 在開発中の将来パッケージである1,000ピン級CSP(Chip Scale Pack- age)を含め、多ピンパッケージの開発動向とともに、これら先端パッ ケージ技術を紹介する。
世界最大容量の8kV/3.6kA光トリガサイリスタ 佐藤克己・大田賢児・山元正則・井手和久・田口和則 三菱電機技報 Vol.70・No.3・p.67~69(1996) 電力分野で,系統連系や安定度向上のために用いられる交直変換装置 や無効電力補償装置の小型・高性能化の要求にこたえ、6インチFZウェ ーハを用い,新たな設計技術を採用して,耐圧8kV,平均オン電流3.6 kAの世界最大容量の光トリガサイリスタの開発に成功した。その構造, 特長,定格,特性及び応用について概説する。	 アーキテクチャに依存しない高位合成用 HDLモデル化技術 東田基樹・小林直弘・石川淳士・濱田英幸・大倉五佐雄 三菱電機技報 Vol.70・No.3・p.90~93 (1996) 識り訂正符号の復号処理LSIを対象として、アーキテクチャに依存しない高位合成用HDLモデルの開発に取り組んだ。この論文では、高位 合成用HDLモデルの作成手順、及び合成可能なアーキテクチャの範囲 を拡大するためのHDLモデルの改良法について述べる。開発のHDLモデルで高位合成を行った結果、面積比で最大10倍、サイクル数比で最大 5倍の差異を持った6種類のアーキテクチャを得ることができた。
 アクティブクランプ内蔵高圧,大容量IPM 森 敏・マジュムダール ゴーラブ・白澤敬昭・田中 毅・ 丸茂高志 三菱電機技報 Vol.70・No.3・p.70~74 (1996) 直流母線電圧1,500Vから2,000Vの電鉄用主電動機制御や補助電源装置等の3レベルインバータ用の対応素子として,定格600AのIPMを開発した。特に,従来のIPM(Intelligent Power Module)になかった過電圧保護を内蔵しており,過電圧からIGBTを保護するだけでなく,IBGTの特性を最大限に引き出すことを可能としたものである。 	

Mitsubishi Denki Giho: Vol. 70, No. 3, pp. 75 \sim 79 (1996)	Mitsubishi Denki Giho: Vol. 70, No. 3, pp. 52 \sim 56 (1996)
Technology for Fabricating Highly Reliable Tunnel Oxide Films	A Semiconductor Laser with an Integrated 2.5Gbps Modulator
by Akinobu Teramoto, Kiyoteru Kobayashi, Hiroshi Umeda, Yasuji Matsui & Tadashi Nakamura	by Eitaro Ishimura, Yasunori Miyazaki, Toshitaka Aoyagi, Tatsuya Kimura, Takuji Itagaki & Masayoshi Takemi
The write cycle lifetime of a flash memory device is limited by the reli- ability of the SiO ₂ tunnel film, whose failure modes include dielectric breakdown, electron capture and excess currents. The authors inves- tigated the relation between dielectric breakdown, film thickness and film area. They also determined that injected holes in the oxide layer are responsible for excess currents. Nitriding the oxide layer was found effective for suppressing electron capture and excess currents.	Mitsubishi Electric has developed a semiconductor laser featuring an integrated external 2.5Gbps modulator for long-haul telecommunica- tions trunks. The wavelength excursion (which limits the transmission distance) has been cut to 20picometers by use of a laser with optimized multiple-quantum-well absorption layers and a high-resistance region between the modulator and laser. This construction quadruples the transmission distance with respect to previous direct modulation sys- tems, supporting repeater spacing of approximately 400km.
Mitsubishi Denki Giho: Vol. 70, No. 3, pp. 80~84 (1996)	Mitsubishi Denki Giho: Vol. 70, No. 3, pp. 57~61 (1996)
Ru/BST/Ru Stacked Capacitor Cell for a 1Gbit DRAM	A High-CNR DFB Laser Diode for CATV Use
by Yasutaka Nishioka. Hiroaki Sumitani, Akimasa Yuuki, Tsuvoshi Horikawa.	by Seiji Minamihara, Koji Yamashita & Hitoshi Watanabe
Teruo Shibano & Yoshika Kimura The authors have fabricated a memory cell based on 0.14μ m process technologies for 1Gbit memory devices expected to enter commercial production early next century. They employed X-ray lithography using a synchrotron radiation source, a (Ba, Sr) TiO ₃ (BST) capacitor and a new etching process that is independent of pattern size. The results sug- gest that the memory cell and its fabrication technologies are promising for mass production of memory devices of 1Gbit and larger.	Laser diodes for cable television (CA IV) use require low distortion and a high carrier-to noise (CNR) ratio. The CNR ratio is vital, because it limits the number of branches and the transmission distance. The authors report on a 1.3μ m multiple-quantum-well distributed-feedback laser diode fabricated entirely by metal-organic chemical vapor deposi- tion. By optimizing the chip parameters, a 55dB CNR ratio has been achieved under conditions of - 60dBc composite second order (CSO) and - 65dBc composite triple beat (CTB). This represents a 3dB improve- ment over the corporation's previous CATV laser diodes.
Mitsubishi Denki Giho: Vol. 70, No. 3, pp. 85~89 (1996)	Mitsubishi Denki Giho: Vol. 70, No. 3, pp. 62~66 (1996)
High Pin-Count Packages for LSIs	A Q-Band Low-Noise, Variable-Gain Amplifier Based on Dual
by Yoshihiro Tomita, Naoto Ueda & Osamu Nakagawa	Galle MEINTT MIVILOS
Mitsubishi Electric has developed and mass produced high-pin-count copper-lead-frame quad flat packages (QFPs) and cavity ball-grid array (BGA) packages for high-dissipation, 200~700pin logic devices. The arti- cles reviews these packages and development trends in 1,000pin-class chip-scale packages (CSPs).	Mitsubishi Electric has developed a low noise, variable gain MMIC- based amplifier for the $41 \sim 46$ GHz band with more than 20dB gain and a noise figure of $1.8 \sim 2.5$ dB. To simultaneously achieve both gain control capability and low noise, the amplifier was implemented as two MMICs, one a fixed-gain amplifier, the other a variable-gain amplifier.
Mitsubishi Denki Giha: Vol. 70, No. 3, pp. 90~93 (1996)	Mitsubishi Denki Giho: Vol. 70, No. 3, pp. 67~69 (1996)
Architecture-Independent HDL Modeling for Error-Correction	An 8kV/3.6kA Light-Triggered Thyristor
Decouers	by Katsumi Satoh, Kenji Ohta, Masanori Yamamoto, Kazuhisa Ide & Kazunori Taguchi
The authors have investigated architecture-independent HDL modeling for error-correcting decoder LSIs. The article describes how software algorithms were used to implement HDL models, and how the HDL model was modified to simulate a wider range of architectures. The HDL model was used to generate six types of architectures with die areas differing tenfold and operating frequencies differing by a factor of five.	Mitsubishi Electric has developed the world's largest capacity light- triggered thyristor using a 6in wafer. Using a new circuit design, the device achieves an 8kV blocking voltage and 3.6kA average current capacity. The article reports on the construction, features, ratings and other characteristics. The device has applications in AC-DC converters and static var compensators for electric power systems.
	Mitsubishi Denki Giho: Val. 70, Na. 3, pp. 70~74 (1996)
	A High-Voltage, High-Capacity IPM with a Built-in Active Clamp
	By Satoshi Mori, Gourab Majumdar, Takaaki Shirasawa, Takeshi Tanaka & Takashi Marumo
	Mitsubishi Electric has developed a 600A IPM for three-level inverters used in $1,500 \sim 2,000$ power systems for electric-train traction motors and auxiliary power supplies. The IPM features a overvoltage protection lacking in previous devices that not only protects the insulated-gate bipolar transistor (IGBT) from overvoltages but also takes better advantage of the IGBT's characteristics.

Ē 鉭

半導体の進歩による産業革命の新局面

18世紀末にイギリスに産業革命が起こったが、今アメリ カは、産業革命の初期にあると見られている。それは、半 導体と通信網の技術の進歩と普及のためである。殊に最近、 コンピュータ業界の中心がオフィスから家庭へ移って、家 庭ではパソコンがテレビよりも売れるようになった。これ からはインターネット使用が社会の隅々にまで普及して、 一般消費者の商品購入、銀行の預貯金、企業間の商取引、 教育がインターネットに大きく移行しよう。このための技 術投資に備えて経営を合理化すべく、今アメリカでは大銀 行間の合併吸収が活発に行われている。家庭では、インタ ーネットを通じて、今までにないぐらい膨大なカタログを 見ることや、商品の使い方まで知ることもできる。注文し た商品が安い料金で翌日配達されるのは、今でも電話で通 信販売会社に注文すれば全国一律の送料\$3で行っている 所もあるから、問題はなかろう。

インターネットによって今までの形態の会社が存続しに くくなるというほか,企業がどんな辺ぴ(鄙)な国や場所に 在っても世界中の人々を相手に商売ができるというのは, 最も大きな社会的インパクトの一つであろう。

インターネットの普及によってハードウェア,ソフトウ rアの技術促進が起こっている。例えば、インターネット 専用の安いパソコンが、Sun Microsystems社やOracle社 によって生まれようとしている。新しい言語Javaによる HotJavaというプログラムで、インターネットからパソコ ンにビデオソフトウェアが簡単にダウンロードできる。ま たIntel社が主唱するIntercastは、テレビ信号の帰線を利 用して、テレビ放送局が情報をインターネットと同じ形式 で家庭のテレビに送る。家庭では、インターネットと同じ

計算機学科 教授 室賀 三郎

イリノイ大学

く、インターラクティブに情報を選べる。テレビでニュー ス番組の時、歴史や場所などの背景をモニタ上の他のウィ ンドウで見られる。広告もシミュレーションプログラムを 使用して商品を家庭でテストできるようになるかもしれな い。

こういうものが家庭やオフィスに広く普及すると、新た なハードウェアやソフトウェアが大規模に必要になる。と ころが、半世紀も続いたトランジスタのスケールダウンも あと15年ぐらいで困難となり、集積回路チップを小さく高 速化できなくなると見られている。したがって、パソコン の絶え間ない小型化・高速化によって人々が始終パソコン を買い換えるという今までのパターンが無くなるであろう か?私はパソコンの変化の性質やテンポは変わっても、他 の手段によってやはり高速化は続き、人々が買わざるを得 ない新製品が出現し続けるであろうと思う。今まで積み上 げてきたハードウェアやソフトウェアの技術の組合せが、 新製品の目的に応じて新たに考え出されるであろう。例え ば、今まであったEEPROMにレイアウトの工夫を加える ことによって、フラッシュメモリという強力なシステムの 新しいコンポーネントが生み出された。また画像処理用に、 Synchronous DRAM や3D RAM. Rambusなどが、SRA M, DRAM, 論理ゲートの新たな組合せによって出現し つつある。

どういう新製品がマーケットに必要かということを見極 めるのは大事であるが、いち早く商品化するには、CAD が今後ますます重要になっていくであろう。多様なビジネ スの機会が豊富な面白い時代に突入しつつある。

半導体の現状と動向 ---システムLSIに向けて・

坂根英生* 松本平八**

1. まえがき

1947年のトランジスタの発明に端を発する半導体デバイ スは、今日の各種電子機器の飛躍的発展の原動力となり、日 常生活・産業社会の至る所で幅広く利用されている。

この半世紀の歩みを振り返ると、'60年代には集積回路 (IC)を実用化し、'70年代にはマイクロプロセッサやメモリ を代表とする LSIの時代に突入し、'80年代にはパソコンの 登場とともにより一層の高集積・高性能・高機能LSIへと進 展し、半導体は産業として高い成長を遂げた。

'90年代も後半に差し掛かり,21世紀まで余すところ5年, パソコンはオフィスから家庭,さらには個人へと新たな普及 の段階を迎え,それらを結ぶ通信ネットワークとともにマル チメディア社会の中心的役割を担うものとして,加速度的に 用途の広がりを見せ始めている。

本年は、VTR以来の大型商品として期待される DVDの 市場投入,国内における衛星ディジタル放送の開始が予定さ れており,家庭におけるマルチメディア端末としてのセット トップ ボックスの立上り等が予想されている。そのため半 導体には、これらのシステム実現のために、今まで以上の役 割が期待されている。

この論文では、半導体産業の現状と今後の発展に向けた取 組について概況を述べる。また、この特集号で取り上げた半 導体製品と技術のねらいについて紹介する。

2. 半導体市場の現状と動向

まず、世界の主要半導体メーカが加盟する世界的統計機関 である WSTS による半導体市場予測を、実績とともに図1



図1.世界半導体市場の伸び(実績・予測)

に示す。半導体市場は'88年に景気循環的サイクルのピーク を過ぎ、しばらく低成長を余儀なくされていたが、'93年か ら年率2けたを超える高成長に転じ、'95年は10年来の記録 的成長率を達成するのが確実視されている。この後は若干鈍 るものの、'94~'98年の平均年成長率は26.6%に達する高 成長率が予測され、伝統的シリコンサイクルを乗り越えて拡 大基調に入ったとの認識が広がっている。この主たる要因は、 半導体需要をけん(牽)引している世界のパソコン需要が好 調に推移し、さらに、通信機器分野の半導体需要が世界各地 域で伸びているからと考えられている。

半導体製品を構造・機能面から6種類に分類するのが通例 であるが、図2(a)に示すように、MOS LSIであるメモリ、 マイコン、ロジック(ASIC)の占める割合はメモリの増大 によって今後も拡大し、成長の牽引役を果たすと考えられる。 地域別に市場を分類して図2(b)に示す。'80年代半ばに世 界で最大市場を獲得した日本が、図から'93年に、再び米国



図2.世界半導体市場(実績·予測)

2(244) *取締役,半導体事業本部副事業本部長 **システムLSI開発部長(工博)

三菱電機技報・Vol.70・No.3・1996

にトップの座を明け渡し、2位に転じている。また、今後韓 国・台湾・中国などのアジア地域では、日本・米国・欧州地 域からの電子機器生産シフトや域内における電子機器の消費 の拡大が予想されることから、半導体需要の目覚ましい伸び が予想され、日本市場に肉薄するものと考えられている。

2.1 半導体とシステム製品

半導体は絶え間ない技術革新により、応用先であるシステム製品の性能向上・高信頼性・低コスト化に寄与し、システム製品は高性能化や新機能を盛り込むことで新たな半導体需要を生み出し続けることにより、半導体とシステムが相乗効 果を発揮し、相互に成長を維持してきた。

これまでシステム製品としては、カラー TV や VTR に 代表される民生用電子機器,汎用コンピュータやパソコンに 代表される産業用電子機器が半導体の発展をもたらしてきた。

'90年代に入り,民生用電子機器は需要一巡から成長に陰りが見られ,汎用コンピュータはダウンサイジングの波にも まれパソコンに主役の座を明け渡し,新たに携帯電話に代表 される移動体通信機器が急成長しつつある。

図3に示すように、21世紀に向けてパソコンと携帯電話 (自動車電話を含む。)は高い成長性が予測され、両方とも今 世紀末には年間一億台レベルの規模が見込まれ、早晩 VTR を追い越しカラー TV の需要に匹敵する数量規模になる。

現下の半導体需要の増加は,主要な応用先であるパソコン, 携帯電話等の生産増加とシステム製品当たりの半導体製品搭 載率の増加の2要因に支えられていると言えよう。電子機器 は、ディジタル処理の増加,機器の小型化、データ処理量の 増加、メカトロニクスの高性能化、処理の高速化等の実現の ために、半導体製品搭載率が増加する。

2.2 半導体技術トレンド

システム製品からのおう(旺)盛な需要,厳しい要求性能 に対して、半導体はDRAMを先頭に微細加工への挑戦が継 続的に行われ、この二十数年の間にメモリにおいては3年で 4倍ペースの大容量化が実現され、64 Mビット DRAMが商 用生産されるに至っている。 マイコンについても,最初に世に出たプロセッサはわずか 2,300個のトランジスタから構成されていたが,現在では数 百万個のトランジスタが集積され,格段の高性能化が図られ た。

基本的に過去のトレンドに従った21世紀に至る技術のロ ードマップを、DRAMを例に図4に示す。これは米国半導 体工業会によって半導体及び関連産業のガイドラインとして 提示されたものであるが、実現に向けて精力的に技術開発が 行われる。この特集でも1GビットDRAMの要素技術が示 されているが、この製品の商用生産が21世紀初頭に始まる といった見通しは明るい。もちろん、最先端の微細加工技術 の恩恵に浴するのは、メモリだけではなく、マイコン/ ASICから高周波・光デバイス、パワーデバイスに至るまで 広範な波及効果が期待される。

特に、微細加工技術は、従来実用的シリコンチップサイズ で実現できなかった規模の回路・機能を集積する、すなわち "システム オン チップ"を推し進める原動力となると考えら れる。

3. システムLSIに向けて

3.1 システム オン チップのニーズと課題

'80年代は、半導体の比例縮小則により、システムを構成 するメモリ・マイコン・ロジックの各能動素子ごとの性能向 上がシステム性能向上に直接反映された。しかしながら、シ ステムの大規模化に伴う複数の能動素子間の相互接続数の増 大は、速度向上のボトルネックとなっている。その解消を図 りトランジスタの高性能化と微細化の成果を十分発揮するに は、システム機能をチップ上で実現する、すなわちシステム オン チップが解決策として浮上する。

システム オン チップの実現のためには,様々な技術の融 合が必要である。すなわち,システム技術と半導体技術の融 合であり,半導体の中においては,メモリとマイコン/ロジ ック間のプロセスの融合等である。また,ハードウェアとソ



図3. 電子機器の世界需要予測

半導体の現状と動向 ---- システムLSIに向けて ---・坂根・松本



図4.DRAMの技術トレンド

フトウェアの間の最適な切り分けが重要である。チップ上に システムレベルの機能が集積されることにより,設計の複雑 性が増大し,膨大な検証作業を伴う。ひいては,設計生産性 の低下を招きかねず,設計技術,テスト技術とCAD技術の 融合・高度化がシステム オン チップ実現のかぎ(鍵)とな る。

3.2 システムLSIの取組

1チップ上にすべてのシステム機能が搭載された形のシス テム オン チップは、半導体が目指す究極の姿である。その 前段階として、システム機能を最適に分割した複数のシステ ムLSIで構成することに取り組み始めている。すなわち、チ ップセットとしてのソリューションである。







(b) シングルボード/カード



図5. システム オン チップへのアプローチ

図5に、当社システム オン チップに至るコンセプトを示 す。システム LSIによるチップセットの開発対象の一つは、 今後大きく広がるマルチメディアの市場であることは言うま でもない。

マルチメディア社会を、パソコンと通信ネットワークの融 合により、"いつでも""どこでも""だれとでも"がデータ・ 文字・音声・画像情報をシームレスに自由に取り扱うことが できる世界であると定義すると、当面のシステム オン チッ プへの取組はマルチメディア オン チップを目指したシステ ム LSI 群への取組と言い換えることができる。

図6に、マルチメディア対応システム製品に必要となる半 導体技術を示す。注目すべき点は、従来からのコンピュータ 分野の要素技術に加え、通信ネットワーク分野の要素技術で ある圧縮・伸張/誤り訂正/暗号処理等で、半導体が果たす べき役割は大きい。マルチメディア時代に、ディジタル化さ れた音声/映像情報を通信ネットワーク上で自由に取り扱う ことができる機能を半導体が担うことになる。

当社での取組の例を図7に示す。昨年から国内でサービス が開始されたPHSに対するチップセット ソリューションの 例であり,将来図5のコンセプトに従ってシングルチップ化 されるであろう。



図6.マルチメディアと半導体



図1. PHSチップセット分割例











動画像の伝送・加工に必す(須)である MPEGの場合のマ ルチメディアオンチップの進展の計画を図8に示す。

図9に示すのは、急増するパソコン上で本格的な三次元グ ラフィックスを実現し、迫力あるゲーム、旅行の擬似体験、 臨場感に富んだカーナビゲーションなどの提供につながるデ スクトップ用チップセットの例である。

'80年代は、メモリを中心にいかに大量に生産するかが第 一の課題であったが、MPUに見られる知的所有権とパソコ ン及び周辺機器の仕様・規格のデファクト スタンダード化 の流れを勘案すると、微細加工技術をベースにいかにシリコ ン上にインテリジェンスを取り込むかが、今後の取組で重要 である。言い換えると、最終ユーザが真に望むサービスを喚 起するような半導体技術・製品をいかに提供することができ るかが、マルチメディア市場に向けてのキーポイントである。

上で述べたシステム オン チップへ向けたチップセットの 取組は、電子部品としてスタートした半導体が、ハードウェ アであるチップにソフトウェアを吹き込むことにより、電子 機器のシステム機能の担い手として飛躍するための新たな挑 戦を課すことになる。その成果がポジティブフィードバック となり、更なるマルチメディア時代の顧客ニーズのシステム LSI化を促進することになり、半導体とシステム製品の融合 と発展に寄与することを期待する。

4. む す び

システム LSI は今後の半導体の進むべき方向をリードす る製品と考えられるが、半導体製品は多岐にわたり、家庭・

> 学校・工場・オフィスでの日常生活から,エ ネルギー・通信・交通・宇宙等の産業社会の あらゆる場面で活躍の場を与えられている。

> 総合半導体メーカである当社の幅広い製品 と技術の中から、メモリはメインメモリ用の 256 M ビット DRAM を始め高速メモリ 2件, マイコンは 32 ビット RISC プロセッサと 16 ビット MCUの 2件, ASIC は画像圧縮用の MPEG 2 チップセットを始め計 4件,高周 波・光素子は MMIC を始め 3件,パワーデ バイスは大電力制御の光トリガサイリスタと IPM計 2件,共通基盤技術についてはウェ ーハプロセス技術から 1 G ビット DRAM セ ルと極薄酸化膜技術の 2件,アセンブリ技術 から多ピンパッケージ,CAD 技術からは高 位合成技術について最新の成果の計 4 件をこ の特集号で紹介する。

256MビットダイナミックRAM

1. まえがき

ダイナミック RAM (DRAM) は、微細化技術と大量生産 技術によって低コストを維持し続け、情報電子機器のキーデ バイスとして、ほぼ3年で4倍のスピードで大容量化し、開 発され続けている。

現在,本格的な量産体制は4 M DRA Mから16 M DR AMに移行している状態であり,研究開発のレベルでは, 1993年のISSCC (IEEE International Solid-State Circuit Conference)の発表^{(1)~(3)}を皮切りに,様々な256 M DRAMの開発が報告されている。

当社では、プロセス工程の簡略化、チップ面積縮小、及び リフレッシュ特性の改善を最重要課題として、256 M D RAMの開発を進めており、本稿では、これに基づいて試作 した256 M DRAM⁽⁴⁾の特長を述べるとともに、その電気 的特性を述べる。

2. 256M DRAMの開発概要

DRAMは、大容量化に伴って、メモリセルのスケーリン グが進み、メモリセル容量の確保及び周りの加工マージンが 厳しくなり、リフレッシュ特性の悪化をもたらす。しかし、 世代が進むに従って、逆にリフレッシュ特性のスペックは厳 しくなる。さらに現在、PDA (Personal Digital Assistant)やノート型パソコンを代表とする携帯電子機器の目覚 ましい発展に伴い、低消費電力 DRAMの要求が強くなり、 リフレッシュ時間を延ばす技術は DRAM 開発において重要 な課題となっている。

また、集積化によるチップ面積削減のために微細化を進め てきたが、サブミクロン以降の微細化技術は逆に複雑になり、 膨大な設備投資とともにプロセス工程の増大も余儀なくされ ている。したがって,プロセス工程の簡略化も重要な開発課 題となる。

そこで、今回試作した 256 M DRAM は、以下に示す開 発ポイントを掲げて開発を行った。

- (1) リフレッシュ特性の改善
 ●高誘電率膜の採用による十分なセル容量の確保
 ●昇圧センス GND 方式の採用
- (2) プロセス工程の簡略化とチップ面積の削減
 ◎高誘電率膜プレーナスタック型セルと新規セルデザインでプロセス工程の簡略化

●新規階層ビット線構造によるチップ面積の削減

3. プロセスデバイス技術

3.1 プレーナスタック型メモリセル

256 M DRAMを実現するためには、最小寸法0.25 µm の微細加工技術をベースとし、約0.7 µm²のセル面積に25 fF以上のキャパシタンスを作り込む必要がある。しかし、 従来の円筒又はフィンといった三次元型メモリセルで十分な キャパシタ面積を得るためには、更に円筒又はフィンの数を 増やすか、縦方向に厚い膜構造を形成することになり、いず れも工程数の増大や大きな段差による微細加工マージンの低 下が問題になる。特に、リソグラフィマージンを広げるには、 微細化が進む程、初期段差を小さくすることがポイントとな る。我々は、キャパシタの誘電膜として、従来のシリコン系 誘電膜に替わって高誘電率薄膜を開発し、少ない工程数でプ ロセスマージンの大きいプレーナスタック型メモリセル構造 を開発した。

3.2 高誘電率膜技術



図1. 単純プレーナスタック型セル断面図

高誘電率膜を用いたメモリセルの断面図を図1に示す。 我々は高誘電率膜として(Ba, Sr)TiO₃膜(BST膜)を選 んだ。約300の比誘電率を持つBST薄膜は,使用温度域で 絶縁特性劣化につながる自発分極の反転を示さないため,書 換え頻度の高いDRAMに適しているが,一方,キャパシタ 容量を上げるために薄膜化していくと結晶が柱状となり,リ ーク電流が増加するという性質を持つ。我々は,高い誘電率 を保ちながらリーク電流を減少させる膜構造として,塊状微 結晶と柱状結晶がバランスよく混在する成膜条件を見い出し, 256 M DRAM動作に十分な誘電率と低いリーク電流を持 っBST薄膜を実現した⁽⁵⁾。

キャパシタ下部電極にはシリコンの拡散防止バリヤ層と白 金の積層膜を、キャパシタ上部電極には白金を用いている。 これら電極材料及び BST 材料のエッチング技術も併せて開 発した。

3.3 新規セルデザインの採用

高誘電率膜を用いたプレーナスタック型セルは、キャパシ タ形成後のプロセスに大きな余裕度をもたらす。我々は、さ らに、キャパシタ形成前のプロセスの余裕度を広げるために、 新しいメモリセルデザインを適用した。これを FOGOS セ ル (<u>Fo</u>lded <u>G</u>lobal and <u>Open Segment Bit - line Cell</u>)



(a) 折り返しビット線型(従来型)



(b) 新規セルデザイン(FOGOS)図2. セルデザイン

と呼ぶ (図2)。このデザインは、ビット線のラインピッチ を従来の2倍に広げる一方、同一ビット線上のビット線コン タクトのピッチを従来の1/2に縮めるものである。

この新しいデザインは、従来並みのセル面積を保持しなが ら、ビット線のパターニング特性と、ビット線とキャパシタ コンタクトの重ね合せ特性に大きな余裕度をもたらす。重ね 合せ精度と寸法精度のトータルばらつきは、寸法の微細化率 より小さく制御することが非常に難しくなってきており、同 ピッチで格子状に配線されたワード線とビット線のすき (隙)間に上方からコンタクトを落とす従来型セルでは、コ ンタクト内導電材料と配線間の短絡防止のため、ワード線と ビット線双方に対してセルフアラインコンタクト技術が必要 となる。しかし、比較的容易な基板表面のワード線に対する セルフアライン技術に対し、中空配線であるビット線に対す るセルフアラインコンタクト技術は、高い難度のエッチング 技術又は複合的なプロセス技術が要求され、歩留りの低下又 は工程数の増大を招く。

FOGOSセルは、その大きなビット線ピッチにより、ビット線に対するセルフアラインコンタクト技術を免除する一方、 従来型セルに比べ、単位セル当たりのビット線容量を約 30%低減する効果、及び間隔が約1.2倍に広がったキャパ

シタコンタクトの転写時近接効果を防ぐ効果も合わせ持つ。

4. 設計技術

4.1 昇圧センスGND方式

リフレッシュ特性を決める重要な要因として, 主にメモリセルの二つのリーク経路が挙げられる。

一つは、メモリセルのストレージノードの n領 域と基板電位 (V_{bb})に固定された p領域との pn 接合間に流れる接合リーク電流であり、このリー クを抑えるには V_{bb} を浅くするか接合面にかか わる p型不純物濃度を薄くする必要がある。

二つ目は、ワード線が非選択(Lレベル)状態 時にメモリセルのアクセスTrのチャネル方向に 流れるサブスレショルドリーク電流であり、この リークを抑えるには V_{bb}を深くするかチャネル ドープ量を濃くして、アクセスTrのしきい値電 圧を上げる必要がある。

ここで、リフレッシュ特性を左右する上記二つ のリーク電流の解決策は完全に相反するものであ り、現状のままでは大幅なリフレッシュ特性の改 善は望めない。

そこで,我々はビット線の"L"レベルを非選 択ワード線のレベル (通常GNDレベル)よりわ ずかに上昇させる昇圧センスGND (Boosted Sense Ground: BSG) 方式を提案した。この方

256MビットダイナミックRAM・築出・朝倉・有本・栄森・大野

式は、センス用のGND配線にBSG発生回路で発生した BSGレベルを供給する単純な構成で実現できる(図3)。

基本的な原理を図4を用いて説明する。従来方式では、ワ ード線が非選択のときにはメモリセルのアクセスTrのソー ス電位 (ビット線 "L"レベル)が0V,ゲート電位 (ワード 線レベル)が0Vとなる場合があり、この場合、ソースに対 するゲート電位 (V_{gs})は0Vとなる (点 Aの状態)。BSG 方式ではソースの電位が0Vより少し高いため、 V_{gs} は負 の電位となり ($V_{gs} = -0.5$ V),点 Aの状態から点 Bの 状態に遷移する。これにより V_{bb} を深くしたりチャネルド ープを濃くすることなく、サブスレショルドリーク電流を低 減できる。さらに、接合リークを改善するため、 V_{bb} を浅 くしたり p型不純物濃度を薄くする処理を施したとする。ア クセス Trのドレイン電流カーブは、実線から点線へと移行 する。

従来方式では V_{ss}が0Vであるので点Aの状態から点C の状態へ遷移するため、サブスレショルドリーク電流が増加 するが、BSG方式では点Bから点Dの状態に遷移するだけ で、従来方式よりもサブスレショルドリーク電流を抑制しつ つ、接合リークを大幅に改善できる。リフレッシュ特性の実 測値で、従来方式に比べて3倍の改善効果が得られた。



図3. 昇圧センス GND (BSG) 方式の構成



図4. 昇圧センス GND (BSG) 方式の原理

さらに、このBSG方式は、センススピードの高速化が可 能となる(図5)。ビット線間の電位差が1.0Vとなる時間 は、従来方式に比べてBSG方式は1.2ns高速にできる。こ れは、BSG方式では、センス動作開始時にオーバドライブ 状態となり、実質的にGNDレベルからのセンスとなるため である。

4.2 階層ビット線構造

センスアンプの数は、大容量化が進むにつれて増加する傾向にある。一本のビット線に接続されるメモリセルの数は、 ビット線寄生容量の制限から容易に増やせないためである。 したがって、チップサイズに占めるセンスアンプの面積は、 256 M DRAMでは無視できなくなる。

そこで我々は、劇的にセンスアンプ数を削減でき、チップ 面積削減に効果的な階層ビット線構造を提案した。図6に、 今回256 M DRAMで適用した階層ビット線構成を示す。 メインビット線(MBL, MBL)とセンスアンプ(SA)の関 係は、シェアドセンスアンプ構成である。そして、このメイ ンビット線ペアは、ブロック選択信号BSで制御されるスイ ッチ Trを介して、サブビット線に接続されている。サブビ ット線にはメモリセル32個が接続されており、このスイッ チ Tr、サブビット線とメモリセル32個からなる構成を一 つのサブブロックとする。そして、一つのメインビット線ペ アには32個のサブブロックが配置されており、合計で1K 個のメモリセルが接続されている。これによって、センスア



図5. センス波形(Sim値)



図6. 階層ビット線構造



図1. チップ写真

表1. 256M DRAMの仕様

微細加工	KrFエキシマレーザ(設計ルール:0.25µm)
素子分離	改良LOCOS
メモリセル	単純プレーナスタック型セル セルサイズ:0.6×1.2=0.72µm ² 高誘電率膜 (Ba, St)TiO₃膜(BST膜) Cs=25fF, Teq=0.47nm, リーク電流<2×10 ⁻⁷ A/cm ²
内部配線	2ポリサイド1タングステン2アルミ
チップ面積	$13.32 \times 22.84 = 304 \text{mm}^2$
電源電圧	外部 3.3V(内部:周辺2.5V, アレー2.0V)
アクセス	$t_{\text{RAC}} = 34 \text{ns}(\text{at } V_{\text{cc}} = 3.3 \text{V}, \text{RT})$
動作電流	$62mA(t_c = 90ns)$
スタンバイ電流	60 µ A
Refサイクル	16,384

ンプの数を256ビット/BL構成時の1/4にし、チップ面 積を約10%縮小した。ここで、トータルビット線容量 C_b (ただし、SA領域を含む。)は約150 fFとなり、メモリセル 容量 C_s (25 fF)との割合 (C_b/C_s)は6となり十分な読出 し電位差を確保できる。

また、この構成は前述した FOGOS セル構成と実によく マッチした構成であり、サブビット線はオープンビット線構 成にもかかわらず、メインビット線は折返しビット線構成と なり、トータル的にノイズ耐性の向上が図れる。

5. 256M DRAMの試作結果

今回,試作した 256 M DRAM のチップ写真を図7に示 す。構成は、中心にローデコーダを配置した 32 M ブロック を長辺方向に四つ、短辺方向に二つ並べ、配線遅延の縮小を 図った。セルサイズは $0.72 \mu m^2$ と普通の大きさであるにも かかわらず、階層ビット線構成を採用した効果によって 304 mm²という小さなチップ面積を実現できた。外部電源電圧 は 3.3 Vだが、内部降圧回路によって周辺制御回路は 2.5 V動作、アレーは内部降圧回路と BSG 発生回路によって 2.0V動作を行い、高速動作を維持しつつ低消費電力化を図って



図8.動作波形

いる。

表1に, 試作した256 M DRAMの仕様一覧を示す。また, 図8に, V_{cc} = 3.3 V, 周辺温度25℃ における出力波形を示す。

6. む す び

チップ面積の削減、プロセス工程の簡略化、リフレッシュ 特性改善を基本コンセプトとして、0.25μm微細加工技術 による256 M DRAMを試作した。アレー構成には階層ビ ット線構成及びそれに適したFOGOSセル配置を採用し、 チップ面積の大幅削減を実現した。メモリセルには平面スタ ック型高誘電膜キャパシタを採用し、大きな読出し電位を確 保しつつプロセス工程の削減を図った。さらに、メモリセル の"L"レベルをGNDよりわずかに上昇させる昇圧センス GND (BSG) 方式を採用し、リフレッシュ特性の大幅改善 を実現した。

これらの技術は、今後の大容量 DRAM だけにとどまらず、 既存の品種にも展開することができ、性能改善やチップサイ ズ削減に役立つと確信している。

参考文献

- Hasegawa, T., Takashima, D., Ogiwara, R., Ohta, M., Shiratake, S., Hamamoto, T., Yamada, T., Aoki, M., Ishibashi, S., Oowaki, Y., Watanabe, S., Masuoka, F.: An Experimental DRAM with a NAND - Structure Cell, ISSCC Dig. of Tech. Papers, 46 ~ 47 (1993)
- (2) Kitsukawa, G., Horiguchi, M., Kawajiri, Y., Kawahara, T., Akiba, T., Kawase, Y., Tachibana, T., Sakai, T., Aoki, M., Shukuri, S., Sagara, K., Nagai, R., Hasegawa, N., Yokoyama, N., Kisu, T., Yamashita, H., Kure, T., Nishida, T.: 256 MbDRAM Technologies for File Applications, ISSCC Dig. of

特集論文

Tech. Papers, 48~49 (1993)

- (3) Sugibayashi, T., Takeshima, T., Naritake, I., Matano, T., Takada, H., Aimoto, Y., Furuta, K., Fujita, M., Saeki, T., Sugawara, H., Muratani, T., Kasai, N., Shibahara, K., Nakajima, K., Hada, H., Hamada, T., Aizaki, N., Kunio, T., Kakehashi, E., Masumori, K., Tanigawa, T.: A 30 ns 256 Mb DRAM with Multi - Divided Array Structure, ISSCC Dig. of Tech. Papers, 50 ~ 51 (1993)
- (4) Asakura, M., Ohishi, T., Tsukude, M., Tomishima, S., Hidaka, H., Arimoto, K., Fujishima, K., Eimori, T., Ohno, Y., Nishimura, T., Yasunaga, M., Kondo, T.,

Satoh, S., Yoshihara, T., Demizu, K.: A 34 ns 256Mb DRAM with Boosted Sense - Ground Scheme, ISSCC Dig. of Tech. Papers, 140 ~ 141 (1994)

(5) Eimori, T., Ohno, Y., Kimura, H., Matsufusa, J., Kishimura, S., Yoshida, A., Sumitani, H., Maruyama, T., Hayashide, Y., Morizumi, K., Katayama, T., Asakura, M., Horikama, T., Shibano, T., Itoh, H., Sato, K., Namba, K., Nishimura, T., Satoh, S., Miyoshi, H.: New Designed Simple Stacked Capacitor Cell with High - Dielectric Constant Film for 256 Mbit DRAM, IEDM Dig. of Tech. Papers, 631~634 (1993)

コントローラ付き16MキャッシュDRAM

堂阪勝己* 石原和典*** 阿部英明** 熊野谷正樹+ 山崎 彰*

1. まえがき

半導体技術の進歩に伴うメモリデバイス,特にダイナミックRAM (DRAM)の記憶容量の増加は,コンピュータシス テムが必要とするメモリ容量の増加よりも著しい。このため, 1台のコンピュータシステムに搭載されるメモリデバイスの 個数は年々減少している。その一方で,DRAMの動作周波 数はマイクロプロセッサの外部バス周波数に追い付いていな い。このため、少ないチップで高性能なメモリサブシステム を構成し得るメモリが必要になる。この問題に対する解とし て三菱電機ではキャッシュ DRAMを提唱し,4M (型名: M5M4V4169)及び16M (型名:M5M4V16169A)の製品 を生産している。これは、DRAMとスタティックRAM (SRAM)を1チップ化し、両者を幅の広い高速バスで結ん だもので、DRAMの大容量とSRAMの高速性を兼ね備え たデバイスである。

今回キャッシュ DRAM にコントローラ及びタグ (TAG) を内蔵し、CPU との直結を可能にしたコントローラ付きキ ャッシュ DRAM "M5M4V16168A" を開発したので⁽¹⁾、 その目的、構成、電気特性を述べる。

2. 目 的

図1に、コンピュータシステムのブロック図を示す。一般 的なコンピュータシステムは、図(a)に示すように、CPUと DRAMを用いた主記憶、SRAMを用いたキャッシュ及び メモリとI/Oデバイスを制御するシステムコントロールチ ップから構成される。一方、コントローラ付きキャッシュ DRAMを用いると、これと同一機能のものを、図(b)に示 すように、CPU、I/Oデバイスコントローラ及びキャッシ ュDRAMといっより簡単な構成で実現できる。この構成は 以下に示す理由により、システムの小型化・低消費電力化・ 低コスト化に寄与する。

(1) キャッシュ SRAM が必要ない。

 (2) CPUバスを介してのDRAM-SRAM間のデータ転送 がなくなるので、CPUバスの充放電電流が削減できる。
 (3) コントロールチップはI/Oデバイスのみを制御すれば よく、ロジック数が少なくなる。

また,図(c)に示すように,小規模な PLD (Programmable Logic Device)を用意すれば既存のコントローラチップを I/Oデバイス制御用に流用できる。

3. 回路構成

3.1 基本構成

図2に, M5M4V16168Aのブロック図を示す。メモリ部 分は16 MビットのDRAM, 16 Kビットの SRAM, 及び



(a) 一般的なコンピュータシステム



(b) コントローラ付きキャッシュDRAMを 用いたコンピュータシステム



 (c) 既存のコントロールチップと コントローラ付きキャッシュDRAMの組合せ
 図1.コンピュータシステムのブロック図 両者を結ぶ64ビットすなわち4ワードのDTB (Data Transfer Buffer)から構成されており、三菱電機の他のキ ャッシュ DRAM と同じくコンカレント動作⁽²⁾及びファー ストコピーバック⁽³⁾が可能である。コントローラ部分には シーケンサのほか、128エントリのTAG、バンクセレクタ、 コマンドレジスタ及びリフレッシュタイマの各機能を集積し ている。なお、語構成は×16ビットである。

キャッシュ DRAM のコンカレント動作とは,DTBをマ スタ/スレーブ型レジスタで構成し,DTBを境界にして DRAM 動作を SRAM 部動作のバックグラウンドで行うも ので,DRAM 動作を SRAM 動作に隠すことが可能である。 ファーストコピーバックは,コピーバックキャッシュにお

いてダーティミス時にダーティデータの DRAM への書戻し



図2. M5M4V16168Aのブロックダイヤグラム

の前に目的のデータを読み出すもので,コピーバックキャッシュの欠点であるキャッシュミス時のアクセスペナルティがない。

コントローラを搭載したことによるチップサイズの増大を 相殺するために、DTBの個数をM5M4V16169AやM5 M4V4169の8ワードに対して4ワードにした。つまり、物 理的なブロックサイズを半分にした。しかし、このままでは ヒット率の低下を招くので、後述のようにシーケンサ制御を 工夫することによって等価的に8ワードのブロックサイズを 確保してチップサイズの縮小と性能確保の両立を図った。

キャッシュのマッピングは、キャッシュヒット時のアクセ ス時間の短縮を目的として、ダイレクトマップ方式を採用し た。書込みは、キャッシュヒット時及びキャッシュミス時の

> 動作として,それぞれコピーバック/ライトスル ー,ライトアロケート/ノンライトアロケートが 選択可能である。この選択は,コマンドレジスタ への書込みによって行う。

3.2 チップインタフェース

図3に、M5M4V16168Aを用いた32ビット コンピュータシステムの例を示す。CPUに直結 するために、インタフェース信号は汎用メモリと 大きく異なっている。すべての信号線は、シンク ロナス DRAM やシンクロナス SRAM と同じく、 一つのマスタクロック CLKに 同期して動作する。

ADS# (Adress Status) と BLAST # (Burst LAST) は入力信号であり, バスへのデータ転送 サイクルの開始と終了を示す。

BRDY#(Burst Ready)とLME#(Local Memory Enable)は出力信号で, BRDY#はデ ータバス上のデータが有効であることを示し,



図3. M5M4V16168Aを用いたシステム構成

LME#はキャッシュ DRAMが選択されたことを示す。

CPUを始めとするバスマスタはアドレスやバスステータ ス信号等を有効にした上で ADS #をアサートし,バスサイ クルが開始される。キャッシュ DRAMは, ADS #がアサ ートされると直ちに,キャッシュ DRAMへのアクセスであ るか否かを判定する。前者の場合には,次のクロックサイク ルまでに LME #をアサートすると同時にアクセスを開始す る。後者の場合には,キャッシュ DRAMは応答せず, LME #はネゲートされたままで,キャッシュ DRAM以外 のスレーブデバイスに制御が渡される。スレーブデバイスは データバス上にデータが用意できた時点(読出し時)又はデ ータバス上のデータを取り込んだ時点(書込み時)で BRDY #をアサートする。以後,あらかじめ定められたアドレスの 順にデータが転送される。マスタデバイスが BLAST #を アサートすることで,一つのバスサイクルは終了する。

LME#とBRDY#は、増設を容易にするためにオープン ドレイン型の出力バッファを採用し、ワイヤードOR接続を 可能にした。ただし通常のオープンドレイン回路では、バス の動作電流の増大又は動作周波数の低下を招く。そこで、図 4に示すように、出力回路にプルアップトランジスタを付加 し、出力をネゲートする際にはプルアップトランジスタを約 1/2クロックサイクル間だけオンさせることで出力を素早 くネゲートさせ、その後、ハイインピーダンス状態とするよ うに制御した。この回路によって、バスの高速かつ低消費電 力な動作が実現した。

LME#はバンクセレクタによって制御される信号である。 ADC 0, ADC 1はバンクセレクタをプログラムするための



図4. アクティブプルアップ回路



図5. リフレッシュ制御

コントローラ付き16MキャッシュDRAM・堂阪・阿部・山崎・石原・熊野谷

端子で、キャッシュ DRAM はリセット時にピンの状態をラ ッチする。この回路に BIOS 領域を 4~64 Kバイトの単位 で Read/Writeの可否を制御する機能を付加することで、 ROM に格納した BIOSの内容を RAM にキャッシングす る、いわゆるシャドウ RAM 機能も実現している。

外付け回路なしにリフレッシュを行うために、リフレッシ ュタイマとリフレッシュアービタを内蔵している。リフレッ シュタイマは一定間隔でリフレッシュ要求を出し、アービタ はDRAM アクセス要求とリフレッシュ要求の調停を行う。 同一バンク内のメモリ動作は完全に同期させる必要があるの で、コマンドレジスタへの書込みによって方向制御を行う双 方向のリフレッシュ制御端子 REF #を設けた。これを出力 端子に設定するマスタモード時には、リフレッシュタイマの 出力であるリフレッシュ要求信号が REF # から出力される と同時にチップ内部のリフレッシュアービタに印加される。 入力端子に設定するスレーブモード時には、REF #からの 入力信号がリフレッシュアービタに印加される。図5に示す ように、複数のチップのREF#ピンを相互に接続し、その うち1チップをマスタモード,他をスレーブモードに設定す ることでリフレッシュ動作をマスタモードのチップに同期さ せることができる。さらに、データ保持のみを行うスリープ モードを備えており、この際はクロック発生回路等を停止さ せるとともに、REF#信号線の充放電電流を削減するため に REF # ピンの入力/出力の両方の機能を停止させ、各チ ップに内蔵のリフレッシュタイマによって独立にリフレッシ ュ動作を行う。

3.3 シーケンサ

図6に、66 MHz 動作時のキャッシュ DRAM のシーケン サの動作を示す。

キャッシュ DRAMが選択されたことを検出すると, 直ち に TAGに対して TR (TAG Read) コマンドを発行する。 メモリリード動作時には, キャッシュヒット又はキャッシュ ミスにかかわらず SR (SRAM Read) も同時に発行される。 キャッシュヒットリードの場合 (図のC1, C19) には,

TAGのヒット信号に応答して BRDY #が直ちにアサート し、TRと同時に発行された SR に対応するデータ出力を有

> 効にすることで、キャッシュヒット時のノーウ ェートを実現している。

キャッシュミスリードの場合 (図のC6) は, BRDY #が直ちにアサートされることはなく, 期待データの DRAM からの読出しが開始され る。図の2番目のバスサイクルは、ダーティミ スかつ DRAM がページミスの動作を示してい る。まず最初に、シーケンサは期待データを読 み出すために DRAM に対して PCG (Pre Charge) 及び ACT (Activate) コマンドを発 行して、目的の Rowの活性化を行う (C7~



14)。これと同時にSRAM部に2回連続してBWT (Buffer Write Transfer) コマンドが発行され、8ワード のミスデータがSRAMからDTBWのマスタ段とスレーブ 段に4ワードずつ転送される (C12, C13)。さらに, TAG の内容を更新するために、TAG に対して TW (TAG Write) コマンドを発行する (C7)。DRT (DRAM Read Transfer) コマンドによって DRAM から DTBR へ期待デ ータのうちの最初の4ワードの転送が完了すると(C12, C 13), BRTRコマンドによってDTBRからSRAMへの4 ワードのデータ転送と、DTBRからの1ワードのデータ出 力が行われる(C14)。この場合のウェート数は8である。 その後, SRAM部はSR (SRAM Read) コマンドによっ てデータ出力が行われる (C15~C17)。この間, DRAM に対しては再びDRTコマンドを発生して残り4ワードのデ ータをDRAMからDTBRへ転送し(C14, C15), さら に、コピーバックに備えて DRAM アレーのプリチャージ及 び活性化を開始する。BLAST#がアサートされると(C 18), BRT (Buffer Read Transfer) コマンドによって残 りの4ワードのデータがSRAMへ転送され、その後は SRAMは解放される。したがって、次のキャッシュヒット 動作はウェートサイクルなしで実行できる (C19~C23)。

一方, DRAMは, 新たな Rowの活性化完了後, 2回の DWT (DRAM Write Transfer) コマンドによってDTB Wのスレーブ段, マスタ段に格納された4ワードずつのダ ーティデータをDRAMへライトバックし (C21 ~ C23),



図1.チップ写真

一連の動作を完了する。ページヒットの場合には、ACT及 び PCG コマンド (C7~C11) が省略され、ウェート数は3 になる。

以上に示したように、キャッシュミスの際は、SRAM動 作のバックグラウンドでDRAMをページモード動作させる

語 構 成	1,048,576ワード×16ビット(DRAM) 1,024ワード×16ビット(SRAM)
プロセス技術	0.55μmトリプルウェルCMOS
動作周波数	33~66MHz
電源電圧	3.3V
電源電流	150mA (at 66MHz, キャッシュヒット) 160mA (at 66MHz, キャッシュミス) 80mA (at 33MHz, キャッシュヒット) 300μA (スリープモード)
パッケージ	70ピン400milTSOP typeII (リードピッチ0.65mm)

表1. M5M4V16168Aの仕様一覧

ことで,8ワードのブロックサイズを最小のアクセスペナル ティで実現した。

4. チップ特性

図7に、チップ写真を示す。チップの中央部をSRAM/ DRAMの制御回路とTAGやシーケンサ等のコントローラ 回路が占め、その両側に8KビットずつのDTBを含むSR AMアレー、さらにその外側に8MビットずつのDRAM アレーを配置してある。このように高速動作が必要な制御回 路やSRAM系の回路をチップ中央に局所化したことが、ク ロックサイクルタイムの短縮及びアクセスタイムの高速化に 有効であった。

表1に, M5M4V16168Aの仕様一覧を示す。

5. む す び

CPU直結型のインタフェースを持つコントローラ付き 16 Mビット CDRAM "M5M4V16168A"を開発した。 キャッシュ DRAMのコンカレント動作及びファーストコ ピーバック機能によってキャッシュミス時のウェート数を最 少に抑えた。また、SRAM回路と制御回路の局所化によっ て動作周波数 66 MHz でのキャッシュヒット時のノーウェ ートを実現した。このコントローラ付き 16 Mビット キャ ッシュ DRAM によってコンピュータシステムの小型化・低 消費電力化・低コスト化が実現できるので、パーソナルコン ピュータのほか、携帯端末や組込み応用機器の高付加価値化 に有効である。

参考文献

- (1) Dosaka, K., Yamazaki, A., Watanabe, N., Abe, H., Ogawa, T., Ishihara, K., Kumanoya, M.: A 90- MHz 16- Mb System Integrated Memory with Direct Interface to CPU, Symp. on VLSI Cir. Dig. of Tech. Papers, 19~20 (1995)
- (2) Yamazaki, A., Dosaka, K., Ogawa, T., Kuroiwa, M., Fukuda, H., Watanabe, H.: A Concurrent Operating CDRAM for Low Cost Multi-Media, Symp. on VLSI Cir. Dig. of Tech. Papers, 61~62 (1993-6)
- (3) Dosaka, K., Konishi, Y., Hayano, K., Himukashi, K., Yamazaki, A., Iwamoto, H., Kumanoya, M., Hamano, H., Yoshihara, T.: A 100-MHz 4- Mb Cache DRAM with Fast Copy-Back Scheme, IEEE J. Solid-State Circuits, 27, 1534~1539 (1992-11)

150MHz動作第二世代32Kワード×32ビット シンクロナスバーストSRAM

小杉龍一* 岡本泰之** 千田 稔* 池谷正之** 井上長武**

1. まえがき

近年のパーソナルコンピュータ (PC) における CPUは, メモリ製品の進化とともに高性能化が著しい。このため, CPUとメインメモリ間に高速でデータのやり取りを行うキ ャッシュメモリは必す (須) となり,64ビット CPU搭載の システムでは、多ビット I/Oでかつ CPUに最適な高性能 キャッシュメモリが要求されている。こうした背景から、シ ンクロナスバースト SRAM はキャッシュ市場において、従 来使用されていた非同期式高速 SRAM にとって替わり、急 速に立ち上がりつつある。特にデスクトップ PCのシンクロ ナスバースト SRAM搭載率は、1997年で70%になると推 定されている。

一方,次期超高性能 CPU に対応するキャッシュメモリとして,以下の三つの点が挙げられる。

(1) シンクロナス・バースト化

高性能 CPU はバーストモード (4アドレスの高速動作)を サポートしてパフォーマンスを上げており,キャッシュメモ リのバースト機能内蔵は標準となってる。また,CPUの動 作速度が 100 MHz 以上では,安価な非同期式 SRAM で高 速アクセスを実現することが不可能となり,スペック的に有 利な同期式 (シンクロナス) SRAM がなお一層主流となる 可能性が高い。

(2) 低消費電力・低電圧化

システム全体の低消費電力化のために、システム上のキャ ッシュメモリ数を減らす方向にある。このためキャッシュメ モリは、小容量、小ビット幅から大容量の大ビット幅に移行 している。また、電源電圧は従来の5.0Vから3.3Vの低 電圧化がシステム全体の流れである。

(3) 多ビット・低電圧 I/O化

高性能 CPUは、64ビットとバス幅が従来の2~4倍に拡 大されている。現在主流の8ビット高速 SRAMは、大容量 の16ビットや32ビットに移行していくと予想される。また、 100 MHz以上の高速データ転送の必要性から、低電圧のI /Oインタフェースの傾向が顕著になると考えられる。

以上のような市場動向を踏まえて,第一世代32Kワー ド×32ビット シンクロナスバースト SRAMに続き,最大 クロックアクセスタイム3ns,最大クロック周波数150 MHz, 2.5 V I/O対応の第二世代32Kワード×32ビッ ト シンクロナスバースト SRAM (以下 "32K×32バース ト SRAM"という。)を開発した。

本稿では、この32K×32バーストSRAMの製品概要、 プロセス技術、設計技術、電気的特性、及びアプリケーショ ンを紹介する。

2. 製品概要

- (1) 語構成 32,768 ワード× 32 ビット
- (2) 電源電圧
 V_{cc}= 3.3 V (+10%/−5%)
- (3) I/Oバッファ用電源 V_{cc}Q=3.3V(+10%/-5%) 又は2.5V(+10%/-5%)
- (4) クロックアクセスタイム
 3.0/4.0/5.5/7.0 ns
- (5) クロック周波数150/125/100/75 MHz
- (6) 消費電力
 動作時:936mW(最大)
 待機時:7.2mW(最大)
- (7) パッケージ
 100 ピン QFP/LQFP
 ボディサイズ 14.0 mm × 20.0 mm
 ピンピッチ 0.65mm
- (8) 機能
 ●全入出力にレジスタを内蔵し、パイプライン動作を実現
 202 ば、上回地モニイト(グロ、ビルニスイト)とのば、上
 - ●32ビット同時ライト (グローバルライト)と8ビット ごとのライト (バイトライト)が可能
 - ●リニアとインタリーブドのバーストシーケンスが可能
 - ●スヌーズとチップセレクトでのパワーダウンが可能
 - ◎バーストリードサスペンド時のパワーダウンが可能
 - ●ノンパイプライン動作のテストモードをサポート
 - 詳細な諸特性一覧を表1に示す。
- (9) ピン配置

ピン配置を図1に示す。左右にデータI/O,上下にアドレスとコントロールピンを配置している。

3. プロセス技術

プロセス概要を表2に示す。3層ポリシリコン2層アルミ

三菱電機技報・Vol.70・No.3・1996

配線の0.4μmプロセスを用いてい る。第1ポリシリコンはWSiドー プドポリで形成し,第2ポリシリコ ンはワード線,接地用配線,第3ポ リシリコンはメモリセルの高抵抗に 用いている。また,第1アルミ配線 はメモリセルのビット線とし,デー タ転送経路を低抵抗化して高速アク セスを実現している。CMOSトラ ンジスタはゲート酸化膜厚を10 nm,ゲート長を0.4μmと微細化 し,高駆動能力とゲート容量の低減 によって高速化を図った。

4. 設計技術

(1) アーキテクチャ

回路ブロックの配置を図2に示す。 チップ左右に、データI/O回路を

各16個配置している。チップ上下に、アドレスとコントロ ール回路を配置している。1メモリブロックのメモリアレー は512ロー×512コラムの256 Kビットで、4メモリブロッ クある。電源はI/Oバッファ回路用と内部回路用を分離し ており、また、4個の出力バッファ回路ごとに電源を配置し、 電源ノイズ耐性の強化を図っている。

各回路信号の経路を図3に示す。OEバッファ回路以外の 回路は、クロック (CLK)によって制御される。各入力信号 は、クロックの立上りで内部回路に取り込まれる。バースト 動作を可能にするため、カウンタ回路 (Counter)を内蔵し ている。

(2) メモリセル-データバス線

メモリセル - データバス線間の回路を図4に示す。ビット 線に V_{cc}を供給するため、ビット線負荷はPチャネル型ト ランジスタを使用し、低電圧での安定動作を可能としている。 また、読出し開始直前に相補のビット線 (図中の Bit, Bit) をスイッチングトランジスタでイコライズするとともに、セ



図2. 回路ブロックの配置



表1.諸特性一覧

3層ポリシリコン2層アルミ

 $V_{\rm IH} = 2.0 \text{V}, \quad V_{\rm IL} = 0.8 \text{V}$

 $V_{\text{OL}} = 0.4 \text{V}$ at $I_{\text{OL}} = 8 \text{mA}$

(ただし、I/Oバッファ用電源電圧は2.5V対応可能)

MODEピンによって2種類のバースモードに対応可能

ZZピンによるスヌーズモードをサポート

2mA(最大)(CLK停止, ZZ="L"時)

100ピンプラスチックQFP/LQFP ボディサイズ 14.0mm×20.0mm

2mA(最大)(スヌーズモード時)

● V_{cc}Q=2.5V時

 $V_{\rm OH} = 2.4 V$ at $I_{\rm OH} = -4 m A$ $V_{\rm OH} = 2.3 V$ at $I_{\rm OH} = -100 \mu A$

 $V_{\rm IH} = 1.7 \text{V}, V_{\rm IL} = 0.7 \text{V}$

 $V_{\rm L} = 0.2 \text{V}$ at $I_{\rm OL} = 100 \,\mu\text{A}$

32Kワード×32ビット

0.4µm

3.3V単-

LV-TTL

● V_{cc}Q=3.3V時

パイプライン型

3.0ns/6.7ns(最大)

2.0ns/0.5ns(最大)

ピンピッチ 0.65mm

50mA(最大)

290mA at 150MHz(最大)

語 構 成 プロセス

デザインルール

電源電圧

入出力レベル

長

動作時電源電流

パッケージ

アクセス/サイクル時間

スタンバイ時電源電流

(CMOSレベル入力)

セットアップ/ホールド時間

(バーストリードサスペンド時)

烓

図1.ピン配置

表2.	プロセス技術一覧	Ē
-----	----------	---

プロセス	0.4µm
	3層ポリシリコン2層アルミ
	トリプルウェル
メモリセル	高低抗型
ゲート電極	WSiドープドポリ
ゲート酸化膜厚	10nm
最小ゲート長	0.4µm

 150MHz動作第二世代32Kワード×32ビット

 シンクロナスバーストSRAM

 ・小杉・千田・井上・岡本・池谷

ンスアンプに入力する I/O線 (図中のリード I/O線) は, ライトドライバ出力の I/O線 (図中のライト I/O線) と分 離して寄生容量を低減することでセンスアンプの動作速度を 上げている。

(3) デコード方式

デコード方式を図5に示す。三菱電機独自のデバイデッド ワードラインをワード線の選択方式に用いている。各メモリ アレーには、グローバルデコード線が第2アルミ配線で128 本あり、ローカルデコード線が第2ポリシリコン配線で512 本ある。一度に活性化されるワード線はグローバルデコード 線と下位アドレスのデコード信号線 (VDEC, ZDEC)の論 理積となり、少なくなるためコラム電流が大幅に低減できる。

各入力信号のクロック信号に対するセットアップ時間とホ ールド時間を最適化するため、入力レジスタ回路はプリデコ ーダ内に配置している。特に超高速動作を必要とするバース







図5. デコード方式

ト動作用のカウンタ回路は,負荷が軽い最下位アドレス(Y 0,Y1)を用いて高速化を図っている。

(4) 入出力バッファ

入出力バッファを図6に示す。出力バッファのプルアップ 側及び入力バッファのPチャネル型トランジスタはバック ゲートがI/Oバッファ用電源 V_{cc}Qに接続されているため、 V_{cc}Qが低電圧であっても、ゲート容量の低減効果によって 高速スイッチング動作が可能である。

5. 各種機能

2章で示したように,この32K×32バーストSRAMは, 多様な機能を持っている。これらの概略を真理値表を用いて 説明する。

DC動作の真理値を表3に示す。MODEとFTピンは DCレベル入力ピンである。MODEピンはバーストシーケ ンスを制御し,FTピンはパイプライン動作を制御する。



図4.メモリセル - データバス間結線



図6.入出力バッファ

表3.DC動作の真理値

端 子	入力	動作		
MODE	V _{cc} QXIINC	インタリーブドバースト		
MODE	V ss	リニアバースト		
	V _{cc} QX/±NC	パイプライン		
L I	V ss	ノンパイプライン(テストモード)		

表4. バーストシーケンスの真理値

インタリーブドバーストシーケンス (MODE = V_{cc} Q又はNC)

動 作	A2~A14	A1		A0			
第1アクセス,外部アドレスラッチ	A2~A14	A1 A0		10			
第2アクセス(第1バーストアドレス)	A2~A14 ラッチ	A1 ラッチ		 ĀŪ ラッチ			
第3アクセス(第2バーストアドレス)	A2~A14 ラッチ	<u> </u>		A0 🗦	ラッチ		
第4アクセス(第3バーストアドレス)	A2~A14 ラッチ	A1 ラッチ					
リニアバーストシーケンス(MODE= <i>V</i> _{ss})							
動 作	A2~A14	A1, A0					
第1アクセス,外部アドレスラッチ	A2~A14	0,0	0,1	1,0	1,1		
第2アクセス(第1バーストアドレス)	A2~A14 ラッチ	0,1	1,0	1,1	0,0		
第3アクセス(第2バーストアドレス)	A2~A14 ラッチ	1,0	1,1	0,0	0,1		
第4アクセス(第3バーストアドレス)	A2~A14 ラッチ	1,1	0,0	0,1	1,0		

表5.シンクロナス動作の真理値

$\overline{S1}$	$\overline{S2}$	S2	ADSP	ADSC	ADV	Write	CLK	使用アドレス	動作
H	X	Χ	Х	L	X	X	L-H	なし	非選択サイクル、スタンバイ状態
L	X	L	L	X	X	X	L-H	なし	非選択サイクル、スタンバイ状態
L	Н	X	L	X	X	X	L-H	なし	非選択サイクル、スタンバイ状態
L	Х	L	X	L	X	X	L-H	なし	非選択サイクル、スタンバイ状態
L	Η	X	Х	L	X	X	L-H	なし	非選択サイクル,スタンバイ状態
L	L	Н	L	X	X	X	L-H	外部	リードサイクル,バースト開始
L	L	Н	Н	L	X	L	L-H	外部	ライトサイクル,バースト開始
L	L	Н	Н	L	X	Н	L-H	外部	リードサイクル、バースト開始
Χ	X	X	Н	H	L	H	L-H	次アドレス	リードサイクル,バースト継続
Η	X	Χ	Х	H	L	H	L-H	次アドレス	リードサイクル,バースト継続
X	X	X	Н	Н	L	L	L-H	次アドレス	ライトサイクル、バースト継続
Η	X	Χ	X	Н	L	L	L-H	次アドレス	ライトサイクル、バースト継続
X	X	Χ	Н	Н	H	Н	L-H	現行アドレス	リードサイクル、バースト停止
Η	X	X	X	Н	H	Н	L-H	現行アドレス	リードサイクル,バースト停止
X	X	X	Н	Н	Н	L	L-H	現行アドレス	ライトサイクル,バースト停止
Η	X	X	Х	Н	Н	L	L-H	現行アドレス	ライトサイクル,バースト停止

表6. ライト動作の真理値

$\overline{\mathrm{GW}}$	MBW	BW1	$\overline{BW2}$	BW3	BW4	動 作
Η	Н	X	Х	X	X	リード
Η	L	Н	Н	Н	H	リード
Η	L	L	Н	Н	Н	バイトライト1
Η	L	Н	L	Н	Н	バイトライト2
Н	L	Н	Н	L	H	バイトライト3
Н	L	Н	Н	Н	L	バイトライト4
Н	L	L	L	Н	Н	バイトライト1,2
Н	L	Н	Н	L	L	バイトライト3,4
Н	L	L	L	L	L	全バイトライト
L	Х	Х	Х	X	X	全バイトライト

バーストシーケンスの真
理値を 表4 に示す。MODE
ピンは通常 NCでインタ
リーブドバーストになり,
 FT ピンは通常 NC でパイ
プライン動作設定になる。
シンクロナス動作の真理

値を表5に示す。チップ選 択信号ピンは $\overline{S1}$, $\overline{S2}$, S 2で, バーストコントロー ル信号ピンは \overline{ADSP} , \overline{ADSC} , \overline{ADV} である。

ライト動作の真理値を表 6に示す。 \overline{GW} ピンは32 ビットのグローバルライト を制御し、 \overline{MBW} と $\overline{BW1}$ ~ $\overline{BW4}$ は8ビット単位 (1バイト)のバイトライト 制御が可能となる。

非同期動作の真理値を表 7に示す。ZZと OE ピン はクロックに同期しない。 ZZ は低消費電力となるス ヌーズモードを制御し、 OE ピンは出力バッファを 制御する。

6. アプリケーション

キャッシュシステムの一 例を図7に示す。上段は 32K×8標準SRAMの例 で,8個使用の256Kバイ トのキャッシュシステムで ある。アドレスラッチ用の バッファ(A5~A17)と コントローラにA3, A4 用のバーストカウンタが必 要になる。下段は32K× 32バーストSRAMの例 で、2個使用の256Kバイ トのキャッシュシステムで ある。アドレスは CPU か ら直結が可能で、コントロ ーラのバーストカウンタが 不要になる。また、システ ム全体の素子数を減らすこ とができ、低消費電力化が

容易に実現できる。

キャッシュシステムのタイミング例を図8に示す。上段は 標準 SRAMの例で、下段はバースト SRAMの例である。 1バースト動作(4アドレス)を要するのに、標準SRAMで は"3-2-2-2" 動作の9サイクルが必要となるが、バー ストSRAMでは"3-1-1-1"動作の6サイクルで完了 し、1/3の時間短縮が図られ、システムのパフォーマンス を格段に向上できる。

なお,この製品は第一世代 32 K × 32 ビットシンクロナス バースト SRAM と互換性があり、置換えが可能である。

表7.	非同期動作の真理値
	1

ZZ	ŌĒ	同期式入力端子の真理値の動作	動 作	I/O 端子
Н	Х	X	スヌーズモード	ハイインピーダンス
L又はNC	L	リード	リード	データ出力
L又はNC	Н	リード	リード	ハイインピーダンス
LXはNC	X	ライト	ライト	ハイインピーダンス- データ入力
L又はNC	X	非選択	非選択	ハイインピーダンス





図7. キャッシュシステムの一例



図8. キャッシュシステムのタイミング例













4.000V 3.900V 3.700V 3.600V 3.500V 3.500V 3.500V 3.200V 3.200V 3.200V 3.200V 2.900V 2.900V 2.800V 2.500V 2.500V <u>....</u> 2,000NS 4.000NS 6.000NS 8.000NS 10.00NS 12.00NS (TA(K)) 0.0005

(C) ロックアクセスタイム*T*a(K) $(V_{\rm cc}Q=2.5V)$



(d) $V_{\rm IH} (V_{\rm cc} Q = 2.5V)$



プロットを図gに示す。I/Oバッファ用電源電圧 $V_{cc}Q = 2.5$ Vのとき、セットアップタイムは1.6 ns、ホールドタイムは0.0 ns、クロックアクセスタイムは2.8 ns であり、動作速度が150 MHzの CPUに直結しても、十分にマージンのあるレベルである。また、入力電圧レベル V_{IH} 、 V_{IL} はそれぞれ1.4 V、1.2 V と 2.5 V I/Oインタフェースを満足する値となっている。

8. むすび

3層ポリシリコン2層アルミ配線の $0.4\mu m$ プロセスを用 いて、最大クロックアクセスタイム3.0 ns、最大クロック 周波数150 MHz の 32 Kワード× 32 ビット シンクロナス バーストSRAMを開発した。高性能 CPUのキャッシュ SR AM として要求される①シンクロナス・バースト化、②低 消費電力・低電圧化、③多ビット・低電圧 I/O化に対して、 $V_{cc} = 3.3 V, 4 T$ ドレスバースト、32 ビット I/O、2.5 V I/Oインタフェース, 実力クロックアクセスタイム= 3.0 nsなどすべてを満足する高性能が実現できた。この32 K×32バースト SRAMをキャッシュメモリとして使用す ることで, 従来に比べて格段にパフォーマンスの向上したシ ステムが実現できるとともに, 更なる高性能 CPU のキャッ シュメモリとしても使用可能である。

今後も高性能 CPUのキャッシュ SRAM に対する市場要 求にこたえて、次世代キャッシュ SRAM の開発を推進して いく所存である。

参考文献

- Ng, R: Memory Catches up, IEEE Spectrum Special Report 10, 36~39 (1992)
- (2) Child, J.: RISC and Pentium Drive Demand for SRAMs that are Fastest of the Fast, Computer Design, 3/28, 47~54 (1994)

32ビット高性能RISC マイクロプロセッサ M32R

1. まえがき

近年のマイクロプロセッサは機器組込み分野への応用がま すます増えてきており、その市場の規模や将来性に対する期 待は大きい。特に、CATV 端末、ディジタル衛星放送端末、 携帯情報端末、カーナビゲーションシステム、インタネット 端末などのマルチメディア機器におけるマイクロプロセッサ では、高性能・低消費電力が要求される。また、これらの製 品群の特徴として製品段階におけるコスト低減のためのシス テムオンチップ化が必す(須)であり、ASSP (Application Specific Standard Product)のCPUコアとしても 使用できるコンパクトな CPUが必要である。

このような背景から,当社オリジナル32ビットマイクロ プロセッサ M 32 Rをアーキテクチャを新規に設計した。今 回 M 32 Rを CPU コアとして,世界で初めて大容量16 M ビットDRAMを内蔵したマルチメディアの市場をターゲッ トとする M 32 R/Dを開発した。

M 32 R/Dでは、応用分野に特化した周辺コントローラ を外部に出し、システムを構築するために必要なメインメモ リを内蔵してシステムオンチップ化を行った。その結果、応

用分野の拡大と長期にわたる市場への投入が期待で きる。さらに、システムの高性能化においては CPUとメモリ間のバンド幅がボトルネックとなっ ていたが、メモリを内蔵することによって CPUと メモリを 128 ビットバスで接続できた。その結果、 入力クロック周波数 16.7 MHz、内部 66.7 MHz 動作時に 52.4 VAX MIPS という高性能を達成し た。また、外部メモリへの頻繁なアクセスを排除す ることで外部ピンのドライブ電力が削減され、低消 費電力化も可能となった。

本稿では、M 32 R の 設計 コンセプトと M 32 R/Dの特長,及びコンパイラの最適化技術,エミ ュレータについて述べる。

2. M32R CPUコア設計コンセプト

M 32 R は、ASSPの CPUコアにも使用できる コンパクトで高性能な当社オリジナルの RISC (Reduced Instruction Set Computer)型 32 ビ ットマイクロプロセッサである。図1はM 32 Rシ リーズの開発ロードマップとターゲットとする応用 技術を示したものである。プロセッサの要素技術としては, M 32 RX で 2 命令並列実行, M 32 S でマルチプロセッサ構成のオンチップ化を図る。以下, M 32 R CPUの設計コンセ プトについて述べる。

2.1 コンパクトなチップサイズ

M 32 Rは,高性能化とチップ面積のコンパクト化を図る ために RISC アーキテクチャを採用した。その結果,CPU コアのサイズは、0.45μm CMOS プロセスにおいて約2.6 mm×2.2 mmで実現できた。メモリアクセスはロード命 令とストア命令で行い,各種の演算はレジスタ間演算命令で 実行する。基本命令は全部で83種類,32 ビットの汎用レジ スタを16本備えている。

2.2 コード効率の向上と命令並列実行

M 32 Rでは、図2に示すように、16ビット長命令と32 ビット長命令の二つの命令フォーマットをサポートする。特 に、16ビット長命令をサポートすることによって、コード サイズを圧縮することが可能となった。また、M 32 R は 32 ビット単位で命令を実行することを基本とし、将来の16ビ ット 2 命令並列実行への展開も考慮した。32 ビット長命令 では、実行中の命令アドレスから± 32 M バイトのリニアな



図1. M32Rシリーズの開発ロードマップ

0 3 4 7 opl r1 opl r1	8 11 12 15 op2 r2 c	r1=rl op r2 r1=rl op c		
op1 cond	с	Branch (short	displace	ement)
0 34 7	8 11 12 15	16	31	
opl r1	op2 r2	с		r1=r2 op c
op1 r1	op2 r2	с		Compare and branch
opl rl		С		rl=rl op c
op1 cond		······································		Branch (long displacement)
opl, op2: c:定数	オペコード	r1,r2:レジス cond:コンデ	タ 「ィション	,

図2. 命令フォーマット

アドレス空間に直接分岐できる分岐命令をサポートする。高 速なデータ転送を可能とするロード&アドレス更新,スト ア&アドレス更新などの複合命令もサポートした。

2.3 5ステージのパイプライン処理

M 32 R では、命令フェッチ、デコード、実行、メモリア



図3. 積和演算機能

表1. M32R/Dの諸元

СРИ	コア32ビットRISCアーキテクチャ
性 能	52.4MIPS(66.7MHz動作時) DhrystoneV2.1
命令数	83種類(16ビット/32ビット長命令)
汎用レジスタ	32ビット×16本
パイプライン段数	5段
クロック	内部:66.7MHz 外部:16.7MHz
メモリ	16MビットDRAM, 2Kバイトキャッシュ
CPU-メモリバス	128ビットバス(66.7MHz動作)
周 辺 回 路	32ビット×16ビット 積和演算器
	メモリコントローラ
外 部 バ ス	24ビットアドレス,16ビットデータ
電 源 電 圧	3.3V
消費電力	700mW(Typical), 2mW(Stand-by)
チップ寸法	19.9mm×7.7mm
トランジスタ数	343KTr+DRAM
プロセス技術	0.45µmCMOS, 4層ポリシリコン2層メタル
パッケージ	80ピン プラスチックQFP



図4. M32R/D機能ブロック

クセス,ライトバックの5ステージのパイプライン構造を採 用した。ロード命令,ストア命令,レジスタ間演算命令だけ でなく,複合命令も1サイクルで実行する。

命令は、フェッチされた順に実行ステージに投入される。 しかし、先に投入されたロード命令やストア命令のメモリア

> クセスにおいてウェートサイクルが挿入さ れると、後続のレジスタ間演算命令の実行 が待たされることがある。M32Rでは、 クロックサイクルを無駄にすることなく命 令の実行を制御するために out-of-order -completionを採用し、後続のレジスタ 間演算命令を先に終了できるようにした。

2.4 積和演算機能

マルチメディアアプリケーションには DSP (Digital Signal Processing) 機能 が必須であり, M32Rはその高速化のた めに次の二つの機能を用意した。

(1) 高速乗算器を内蔵

32ビット×16ビットの高速乗算器を内 蔵し、32ビット×32ビットの整数乗算命 令を3サイクルで実行する。

(2) 積和演算命令を1サイクルで実行

M 32 R は図 3 に示すように, 64 ビット のアキュムレータを内蔵する。56 ビット データを対象とする 4 通りの積和演算命令 と, アキュムレータに格納された値を 16 ビット又は 32 ビットに丸める命令をサポ ートする。いずれの命令も1 サイクルで実 行する。これらをロード&アドレス更新, ストア&アドレス更新などの命令と組み合 わせることで, ディジタルフィルタなどの DSP分野におけるデータ処理も可能であ る。

3. 16MビットDRAM内蔵マイクロ プロセッサ M32R/D

マルチメディアアプリケーションを1チ ップで実現するために,DSP機能を備え たM32R CPUと,16MビットDRAM, 2Kバイトのキャッシュ、メモリコントロ ーラなどの周辺機能を搭載したM32R/ Dを開発した(表1)。

3.1 128ビット内部バスによる高性能化

M 32 R/Dは、図4に示すように、 DRAMを内蔵することにより、CPU、 DRAM、キャッシュを128ビット内部バ スで結合できた。更に2段の128ビット命 令キューと併せ、DRAMとCPU間の高速大容量の命令転 送やデータ転送が可能となった。M32R/DのCPUと内 部バスは、66.7 MHz (max.)という高い周波数で動作す る。その結果、66.7 MHz動作時には、Dhrystone V2.1 ベンチマークで52.4 VAX MIPSという高い性能を達成し た。

3.2 16ビット外部バスによる低消費電力化

M 32 R/Dは DRAMを 内蔵しているので,外部データ バスは,プログラム ROM や入出力コントローラなどの低 速なデバイスと接続する 16 ビットバスと 24 ビットの外部ア ・ドレスバスとした。M 32 R/Dは入力したクロック信号の 周波数を 4 逓倍して使用する。例えば,16.7 MHz のクロ ック信号を入力すれば,内部は66.7 MHz で動作する。M 32 R/Dでは,このような外部バスの 16 ビット化と動作問 波数を低くすることにより,従来の CPU,キャッシュ, DRAMの 3 チップ構成に比べて約 400 ~ 500 mW の電力が 削減される。

3.3 メモリ構成に最適なキャッシュモード

M 32 R/Dは2Kバイトのキャッシュを内蔵しており、



図5. M32R/Dのチップ写真

キャッシュヒット時には1サイクル,キャッシュミス時には 5サイクルでDRAMをアクセスできる。キャッシュコント ローラは,内蔵DRAM及び外部プログラム ROMに対応 した次の二つのキャッシュモードをサポートする。

(1) 内蔵 DRAM キャッシングモード

内蔵 DRAMをメインメモリとして使用するシステムを想 定したモードである。キャッシュは、内蔵 DRAM に格納さ れた命令/データに対するダイレクトマップ方式のキャッシ ュとして動作する。データのストアに対してはストアイン方 式のキャッシュとして動作し、キャッシュと DRAMのデー タトラフィックを最小限に抑える。

(2) 外部 ROM キャッシングモード

外部 ROM をプログラムメモリ,内蔵 DRAM をデータ メモリとして使用することを想定したモードである。キャッ シュは,外部プログラム ROM に格納された命令に対する ダイレクトマップ方式の命令キャッシュとして動作する。

3.4 システムコストの低減

M 32 R/Dでは、メモリアクセスのウェート制御や以下 の二つのモードの DRAM リフレッシュ制御をサポートして いる。

(1) オートリフレッシュモード

CPU動作中に自動的にリフレッシュサイクルを挿入する。 (2) セルフリフレッシュモード

CPUのスリープ中に消費電力をセーブするため,DRAM のセルフリフレッシュサイクルを起動する。

M 32 R/D は高性能なシステムを実現するために必要な メインメモリやキャッシュなどをすべて内蔵しているので,



図 6. M32R開発支援ツール

0	1	5 16	31		0	15	16	31
	LD R1,	@(8,R13)				LD R1,	@(8,R13)	
SL	LI R1,#2	NOP	ł			LD24	R2,#2	
	LD2	4 R2,#2		NOP(No Operation)命令に	SI	_LI RI,#2	ADD R1, F	٦2
AD	D R1,R2			よって次のLD24命令をワー				
				ト境界に配直	L			

(a) オプティマイズ前

(b) オプティマイズ後



ADD RO,R2	: R0の内容にR2の内容を加算	LD R1,@(8,R13)	: メモリからR1レジスタへロード
LD R1,@(8,R13)	:メモリからR1レジスタへロード ~	ADD R0,R2	: R0の内容にR2の内容を加算
SLLI R1,#2	:R1レジスタの内容を2ビットシフト	LD24 R2,# a	: 24ビット即値をR2レジスタにロード
LD24 R2,# a	:24ビット即値をR2レジスタにロード~	SLLI R1,#2	: R1レジスタの内容を2ビットシフト
ADD R1,R2	:R1の内容にR2の内容を加算	ADD R1,R2	: R1の内容にR2の内容を加算

(a) オプティマイズ前

(b) オプティマイズ後

図8. Load Latencyを考慮したスケジューリング

システムコストも含めた実用的な性能を得ることができる。

3.5 チップレイアウト

M 32 R/Dのチップ写真を図5に示す。M 32 R/Dは, 19.9 mm×7.7 mmに343 KTr(トランジスタ)と16 Mビ ットDRAMを集積する。M 32 R CPU,積和演算器,バ スインタフェースやクロックジェネレータ等をチップの中心 に,その周辺に四つのDRAMブロックとキャッシュ SRAMを配置した。これは、CPUコアとDRAMの配線 領域を削減するためである。

4. M32R/D用開発支援ツール

M 32 R シリーズでは、図6に示す開発支援ツールを提供 する。ここでは、CコンパイラのM32 R 用最適化技法とエ ミュレータの実現方法について述べる。

4.1 Cコンパイラによる最適化技法

M 32 R 用ツールの開発に当たり, M 32 R 設計当初から コンパイラなどを同時開発して命令セットに対する評価を行 い,アーキテクチャへ反映させてきた。特に,コンパイラの コード最適化を見込んだソフトウェアソリューションを想定 し,CPUのハードウェアコストを大幅に軽減することがで きた。Cコンパイラでは,標準的な最適化機能に加えて,次 のような M 32 R アーキテクチャ特有の最適化を行う。

(1) ワードアライメントを考慮した命令配置

2.2節で述べたように, M 32 Rは16ビット長命令をサポ ートすることで, 32ビット固定長の命令セットに比べてコ ード効率の向上をねらった。これは, コンパイラが命令を効 率良く配置することによって更に効果的となる。

例えば、図7(a)のような命令列において32ビット長命令 をワード境界に整合するためには、SLLI命令の直後に擬似 的なNOP命令が必要となる。このような命令列に対し、コ ンパイラはSLLI命令とLD24命令の順序を入れ替えるこ とにより、NOP命令が不要なコンパクトなコードを出力す る。



図9.エミュレータの構成

(2) Load Latencyを考慮した命令スケジューリング

M 32 Rは 2.3 節で述べたように out-of-order-completion を採用しているので,先行するロード/ストア命令の メモリアクセスが延びても,後続のレジスタ間演算命令を先 に終了することができる。しかし,メモリからのロード直後 にその値を用いる命令では,データハザードの発生によって メモリからの値の読出しが完了するまでパイプラインがスト ールされる。

例えば、図8(a)のような命令列ではLD命令でメモリか らレジスタR1へロードされた値が直後のSLLI命令で参照 されるため、SLLI命令以降の実行は待たされる。コンパイ ラはこのような命令列に対して図(b)のような命令のスケジ ューリングを行い、LD命令のメモリからの読出しが完了す るのを待つことなく、次のADD命令とLD24命令を実行す ることができる。

このような命令の入れ替えは、命令間のレジスタとメモリ の参照や定義の依存関係を解析して基本ブロック(実行フロ ーにおける入口と出口をそれぞれ一つしか持たないような命 令列。)ごとに行う。"32ビット長命令はワード境界に整合 する"ことによって CPUの命令デコードのハードウェアコ



図10. ブレークポイントとステップ実行の実現

ストを軽減し、そのためのコードサイズに対するペナルティ を、コンパイラの最適化によって抑制することができた。 4.2 エミュレータのデバッグ機能実現

4.2 エミュレータのナハック機能美境

内蔵 DRAM でアプリケーションが実行されると, M 32 R/Dでは外部からはその情報を検出することができない。 また, M 32 R/Dではオンチップデバッグ機能が厳選され ており, エミュレータ (図 9) での柔軟なデバッグ機能を実 現している。

(1) ブレークポイントとステップ実行

M 32 R は 16 ビット長命令もサポートしているが、TRA P 命令で起動されるハンドラからの復帰は 32 ビットアライ メントで行われる。例えば、N 番地に格納された 16 ビット 長の TRAP 命令の復帰先は N + 4番地となり、N + 2番 地の 16 ビット長命令は実行されない。したがって、図10 に 示すようにして、32 ビットに配置される二つの 16 ビット長 命令のステップ実行を実現した。

先ず、N番地からのステップ実行ではN番地を元の命令 1に戻し、N+2番地をTRAP命令に置き換えてN番地か ら実行する(ステップ1)。すると、N番地の命令だけが実 行されトラップが発生する。次にN+2番地を元の命令に 戻してN番地をNOP命令に、N+4番地をTRAP命令 に置き換えてN番地から再実行する(ステップ2)。これで N+2番地の命令が実行されてN+4番地でトラップが発 生する。次に、N+4番地に32ビット長命令がある場合は N+8番地をTRAP命令に置き換え、N番地、N+4番 地を元の命令に戻してN+4番地から実行する(ステップ 3)。エミュレータではこのような命令の置き換えを行うこ とによって, ブレークやステップ実 行を実現する。

(2) トレース機能の実現

M 32 R/Dに内蔵されているの はすべて RAM なので、命令やデ ータを外部から書き換えることがで きる。そこで、4.2節(1)項のブレ ークポイントとステップ実行を図 9 のエミュレータのコントロールプロ グラムで実行して、CPU内部状態 を外部に出力する。

例えば、内蔵 DRAM で実行され るアプリケーションの状態を参照す る PCトレース機能は、TRAP 命 令で保存される PC の値をエミュレ

ータのトレースメモリにステップ実行しながら格納すること で実現する。さらに、コントロール、プログラムを内蔵 DRAMに格納すれば、より実時間に近いトレースができる。

5. むすび

マルチメディア市場をターゲットとして、当社オリジナル RISC型32ビットマイクロプロセッサM32Rを開発した。 このM32RをCPUコアし、システムオンチップ化への新 たな提案として、世界で初めて大容量16MビットDRAM を内蔵するM32R/Dを開発した。DRAMを内蔵するこ とにより、高性能化・低消費電力化・低コスト化が可能とな り、今後のマルチメディア分野への幅広い応用が期待される。

参考文献

- Shimizu, T., et al.: A Multimedia 32-bit RISC Microprocessor with 16M - bit DRAM, '96 ISSCC Submitting Paper (1996)
- (2) Yamazaki, A., Dosaka, K., Ogawa, T., Kuroiwa, M., Fukuda, H., Johnson, G., Kumanoya, M.: A Concurrent Operation CDRAM for Low Cost Multi - Media, Symp. on VLSI Cir. of Tech. Paper, 61 ~ 62 (1993-6)
- (3) Dosaka, K., Yamazaki, A., Watanabe, N., Abe, H., Ogawa, T., Ishikawa, K., Kumanoya, M. : A 90- MHz 16Mb System Integrated Memory with Direct Interface to CPU, Symp. on VLSI Cir. of Tech. Paper, 19~20 (1995-6)

新16ビットマイコンM16Cシリーズ

中村和夫* 玉城礼二 山崎貴志* 松井秀夫 直人*

1. まえがき

近年, MCU (マイコン)を取り巻く環境は、C言語の採 用によるメモリ容量の増大,高速化や微細化による EMI (Electromagnetic Interference), EMS (Electromagnetic Susceptibility) に対するノイズ対策, それらによる コストの増大など様々な問題を抱えている。

このたび、このようなニーズにこたえてユーザの立場から 発想し、全く新しいコンセプトで新16ビットマイコン "M16C/60シリーズ"を開発した。M16C/60シリーズは、 新アーキテクチャにより、高い演算処理能力とROM効率の 良さを実現し、さらに、強力なノイズ対策もほどこした画期 的な新マイコンである。

本稿では、この M16C/60シリーズの最初の製品である M30600M8-××× FP/GPの性能概要,新アーキテクチャ, 及び特長と実現方法について述べる。

2. M16C/60シリーズの 開発コンセプト

M16C/60シリーズの開発に際し て、まずユーザの立場から考え、次の 項目を開発コンセプトとした。

- (1) 命令セットの徹底的な見直しによ る演算処理能力の強化
- (2) C 言語効率の向上
- (3) 低電圧,低消費電力の継承
- (4) ノイズ誤動作耐量の向上
- (5) 不要ふく(輻)射ノイズの低減
- (6) プログラムバグ対策
- (7) 高機能化

3. M16Cの概要

M30600M8-××× FP/GP (以下 "M30600M8"という。)は、CPUコア としてM16C CPUコアを使用したワ ンチップマイコンである。

チップ写真を図1に、その概略仕様 を表1に示す。

動作周波数は,



図1. チップ写真

表1. M30600M8-×××FP/GPの概略仕様

1.	CPUコア	三菱オリジナル16ビットCPUコア
2.	メモリ	ROM 64Kバイト
		RAM 10Kバイト
3.	命令数	105
4.	最短命令実行時間	$100 \text{ns}(f(X_{\text{in}}) = 10 \text{MHz})$
5.	電源電圧	2.7~5.5V
6.	低消費電力	22mW(V_{cc} =3V, $f(X_{in})$ =7MHz, ウェートあり)
7.	割込み	内部17要因,外部5要因,7レベル
		NMI機能,キーオンウェークアップ機能
8.	多機能16ビットタイマ	出力系5本+入力系3本
9.	UART	2本(クロック同期形も可能)
10.	CRC演算回路	CRC-CCITT方式
11.	A-D変換器	10ビット×(8+2)チャネル入力
12.	D-A変換器	8ビット×2チャネル
13.	DMAコントローラ	2チャネル,15要因,2バス転送
14.	監視タイマ	内蔵
15.	プログラマブル入出力	88本(うち1本は入力専用)
16.	メモリ拡張	可能(最大1Mバイト)
17.	チップセレクト出力	4本
18.	クロック発生回路	2回路内蔵
		(帰還抵抗内蔵, セラミック共振子, 又は水晶共振子外付け)
19.	動作周囲温度	$-40 \sim 85^{\circ}$ C
20.	素 子 構 造	CMOS高性能シリコンゲート
21.	パッケージ	100ピンプラスチックモールドフラットQFP
		(FP:0.65mmピッチ)
		(CP:0.5mmFwf)

 $V_{cc} = 4.0 \sim 5.5 V$ 時: $f(X_{in}) = 10 \text{ MHz}(\text{max.})$ $V_{cc} = 2.7 \sim 5.5 V$ 時: $f(X_{in}) = 7 \text{ MHz}(\text{max.})$ (ウェートあり)

で動作する。周波数としては決して高くはないが、1サイク ル当たりの処理能力が非常に高いので、能力的には当社マイ コン7700シリーズの同一周波数品の約6倍の処理能力を持 っている。

内蔵メモリは ROM 64 Kバイト, RAM 10 Kバイトであ る。RAM サイズは最初のターゲットアプリケーションであ る MD (ミニディスク) などの RAM 容量を多く必要とする 用途に仕様を合わせている。タイマ, UARTは, 実績があ リユーザの評判が高い 7700 シリーズの周辺機能をベースに, 仕様を一部追加し, 使いやすさを増して内蔵した。A-D変 換器は, サンプル&ホールド付き高速 10 ビット A-D変換 器を採用した。逐次比較方式ながら 10 MHz 動作時, 3.3 µsで変換終了することが可能になっている。D-A 変換器は 8 ビット精度のものを 2 ch 内蔵した。また, 周辺機能の能力 を更に引き出すため, 2 ch の DMA コントローラを内蔵し ている。

割込みは7レベルの優先順位を持ち、キーオンウェークア ップ割込みやアドレス一致割込みなどの新機能を内蔵した。 特にアドレス一致割込みは、外付けの EEPROM により、 内蔵のマスク ROM プログラムの不具合を修正することが 可能であり、マスク版マイコンでの画期的機能といえる。

消費電流も、様々な工夫により3V、7MHz、ウェート ありのときで約8mAと低消費電力を実現した。

パッケージは、0.65mmピッチ100ピ ンQFP又は0.5mmピッチ100ピン QFPの2種がある。

4. CPUアーキテクチャ

図2は、M16Cのレジスタセットを示 したものである。M16CにはR0~A1 の6個の汎用レジスタ,SBとFPの2個 のベースレジスタ,及び6個の専用レジス タから構成される。汎用レジスタは演算命 令のオペランドとなるほか, A0とA1は アドレスレジスタとしても使用できる。ま たRO, R1は, ROL, ROH, R1L, R1Hの8ビットの四つのレジスタとして も使用できる。SBは静的データのベース レジスタとして使用するもので、プログラ ムモジュールごとに定義された静的データ を短い変位でアクセスできるようになって いる。プログラムカウンタPCは20ビッ トであり、プログラム領域は1Mバイト のリニアな空間となっている。

FBはスタックフレームのベースレジスタとして設けられ ているもので、スタックフレームの構築・解除のための ENTR命令とEXITD命令とともに用いることにより、C 言語などの高級言語のサブルーチンで使用される局所変数を 効率良くアクセスできるようになっている。USPは通常の スタックポインタである。ISPは、割込みスタックポイン タである。M16Cでは、割込みが発生したとき、PCと FLGがスタックに待避される。このときスタックポインタ として用いられるのが ISPである。INTBは、割込みのベ クタテーブルのベースアドレスを指定するもので、割込みべ クタテーブルを ROM上固定ではなく任意のメモリ領域に 設定することができる。

FLGのうちC, Z, Sはそれぞれキャリ, ゼロ, サイン フラグである。Oはオーバフローフラグであり, 符号なし整 数だけでなく符号付き整数の比較も可能としている。Dはシ ングルステップ割込みのためのフラグである。Iは割込み許 可フラグであり, IPLは割込み優先順位を3ビットで指定 する。汎用レジスタR0~A1とFBは2セットあり, 二つ のバンクを構成している。フラグBによってこのバンクの 指定を行う。最優先割込み処理などの処理時間短縮に効果を 発揮する。Uは, 割込み以外のときにスタックポインタと して, ISPとUSPのいずれを用いるかを指定する。

図3は、M16Cの四つのタイプのオペコードとアドレッ シングモードを示したものである。タイプ1は、デステネー ションにR0LとR0Hを指定し、ソースにR0L/R0H 又はメモリを指定する。タイプ2は、ソースが即値で、デス



図2. M16Cのレジスタセット

テネーションがR0L/R0H/メモリである。これらは, 演算長が8ビットであり,指定できるアドレッシングモード も限られているが,オペコードが8ビットであり,ポートの 制御など8ビットの演算においてROM効率の向上に役立っ ている。タイプ3は,デステネーション,ソースともに汎用 レジスタ/メモリを指定できる。タイプ4は,ソースが即値, デステネーションが汎用レジスタ/メモリである。いずれも 演算長は8と16ビットに対応している。これらの命令を用 いれば,メモリに対する演算のときその内容をいちいち汎用 レジスタにロードする必要がなくなるので,速度,ROM効 率の向上になるほか,汎用レジスタが多く備わっている CPU以上に,プログラム開発が容易になる。

M16Cの演算長は16ビット、8ビット、4ビット、1ビ ットである。16ビットと8ビットについては、符号付き、 符号なしの加減乗除算、AND、OR、XOR、シフトなどの 論理演算及び10進の加減算が可能である。特に符号付き除 算には、丸めを正確に行うために余りの符号を除数に合わせ るか被除数に合わせるかで、2種類に命令を設けてある。例 えば、グラフィックス分野では、通常、丸めを0の向きでは なく $-\infty$ の向きに行う必要がある。これには、余りの符号 を除数に合わせる DIVX 命令が有効となる。

4ビットデータについては、R0Lと汎用レジスタ/メモ リの間で上位4ビット下位4ビットを自由に相互に転送を行 う命令がある。これは、電話番号など10進のデータを"パ ック"して記憶するために設けられており、8ビットに2け たの番号を割り当てることによってRAMの使用効率を向 上できる。ビットについては、セット、リセット、反転、テ ストのほか、Cフラグとの間の論理演算と大小比較結果の状 態をビットとしてロードすることが可能である。これらは制 御分野の応用で複雑な条件の計算す ルの微細化に伴い,組込み型マイコンにおいても、ノイズ問題は避けては通れなくなってきている。ノイズには、外来ノ イズに対する妨害耐性を示す EMSと、発振回路などからの 不要輻射による電磁妨害 EMI がある。

M16Cでは、これらのノイズ対策として様々な工夫を施 している。ここではその一部を紹介する。

M30600M8-××× FPのピン配置図を図4に示す。

このピン配置図において、 $X_{in} \ge X_{out}$ は発振用の端子で あり、ここに入るノイズは誤動作の原因となることが多い。 この両端子は、 V_{cc} 、 V_{ss} 、RESET という非常に安定した 電圧を供給する端子で挟み込まれている。これによってノイ









5. ノイズ対策

る場合に威力を発揮する。

このほかに、M16Cでは、R0

~A1及びSB, FBの中の複数の

任意のレジスタをプッシュ/ポップ

する PUSHM, POPM 命令を設

けている。汎用レジスタの数が多い

アーキテクチャではレジスタのプッ

シュ/ポップが速度やROM効率

を低下させることが多いが, M16

Cでは、PUSHM、POPM 命令に

より、2バイトの命令長で上記の任

意のレジスタをレジスタ当たり2サ

イクルでプッシュ/ポップができ,

この低下を最小限にとどめている。

動作周波数の高速化や、設計ルー

新16ビットマイコンM16Cシリーズ・中村・山崎・林・玉城・松井

図4. ピンレイアウト

ズが入らないようにしている。また、 $X_{in} \ge X_{out}$ の間に V_{ss} を配置することで3端子の発振子を接続しやすいという利点もある。また電源ピンの位置は、 $V_{cc} \ge V_{ss}$ を近くに配置することで、デカップリングコンデンサを接続しやすいようにした。また、電源ショートを防ぐため、 V_{cc} (AV_{cc}) $\ge V_{ss}$ (AV_{ss})は隣り合せに配置しないようにしている。このようにM16Cでは、ピンレイアウト一つでも、ノイズ対策や基板設計の容易さを考えて配置している。

また、内部の制御レジスタにもノイズ対策の工夫を施して いる。その例として、プロテクトレジスタが挙げられる。プ ロセッサモードやクロックの切換えなどは、通常、レジスタ によって切り換えることができるが、ノイズによって万一暴 走した場合に、これらの重要なレジスタが簡単に書き換えら れてしまっては問題である。そのため、M 30600 M 8には プロテクトレジスタを内蔵した。ユーザはこのプロテクトレ ジスタのプロテクトビットに1を書き込んでロックを解除し なければ、モードレジスタやクロック制御レジスタを書き換 えることはできないようにした。これらのノイズ対策はほん の一部にすぎない。様々なノイズ対策を施した結果、ノイズ 耐量の評価においては、図5のように高いノイズ耐量を示し ている。

不要輻射についても対策を施している。図6はM30600 M8のI-V特性である。従来のマイコンに比べ、出力トラ ンジスタの駆動能力を低く抑えている。M16C/60コアは 低い周波数でも高い処理能力を持っているため、高速動作に 合わせて出力トランジスタの駆動能力を大きくする必要はな い。また、 $X_{in}-X_{out}$ の駆動能力を2段階に切換えできるよ うになっており、リセット解除後は強く駆動して早く発振を 立ち上げ、発振が安定した後は駆動能力を低くして不要輻射 を抑えるだけでなく、消費電流を抑える効果も期待できるよ うになっている。





6. 低消費電力設計

三菱電機のワンチップマイコンは、従来から低消費電力が 大きなメリットとなっている。M16C/60もこの低消費電 力設計を継承している。

マイコンの消費電力 Pは一般に,

$P = P_{\rm c} + P_{\rm s} + P_{\rm d} + P_{\rm 1}$	
$= f \boldsymbol{\cdot} \rho \boldsymbol{\cdot} C \boldsymbol{\cdot} V^2$	(負荷容量の充放電電流成分)
$+f \cdot \rho \cdot I_{\mathrm{sc}} \cdot \Delta t_{\mathrm{sc}} \cdot V$	(過渡的貫通電流成分)
$+I_{\text{DC}} \cdot V$	(直流電流成分)
$+I_{\text{leak}} \cdot V$	(リーク電流成分)

で与えられる。ここで、fは動作周波数、 ρ はスイッチング 確率、Cは負荷容量、Vは電源電圧又は信号振幅、 I_{sc} は貫 通電流(平均値)、 Δt_{sc} は I_{sc} が流れる時間、 I_{DC} は直流電 流(差動アンプ、ラダー抵抗など)、 I_{LEAK} はリーク電流(接 合リーク等)である。

まず,M16C/60では,低い周波数で高い処理能力を実 現できるアーキテクチャとしているので,fを低く抑えるこ とが可能になっている。

一般に、内部データバス、アドレスバスの負荷容量 C は



三菱電機技報・Vol.70・No.3・1996


図7. M16Cにおけるバスタイミング



図8. 開発ツール説明図

かなり大きい上、スイッチング確率ρも高いため、内部デ ータバス、アドレスバスにおける充放電電流 P。は無視する ことはできない。また、様々なアプリケーションプログラム において、ROM/RAMのアクセスは全アクセス中の約90 %を占めることが分かっている。ところが、周辺機能はチッ プ全体の至る所に配置しているのでデータバス、アドレスバ スはチップの全周を走らせる必要があり、負荷容量 C は相 当大きくなってしまう。大きな負荷容量を頻繁にアクセスす ることはそれだけで消費電流の増大につながってしまう。

そこで M16Cでは、ROM/RAM用のバスと周辺機能 用のバスとを分離し、ROM/RAMをアクセスするときは 周辺用のバスは変化せず、周辺機能をアクセスするときは ROM/RAM用のバスは変化しないようにした(図7)。こ れにより、ROM/RAM用のバスの負荷容量は従来の約20 %に削減することができ、トータルのバスの充放電による消 費電流を約25%に減らすことができた。

また、システムクロック発生回路では、クロックの分周比

をダイナミックに切り換えること ができるようにした。リセット解 除後は8分周が選択されており, プログラムにより,分周なし/2 /4/8/16分周に切り換えるこ とが可能になっている。これによ り,同一クロックを使用した場合 でも,処理速度重視のときは分周 なしに設定し,消費電流重視のと きは適当な分周に設定することが できる。

そのほかにも、トランジスタサ イズを最適化したり、負荷容量が 小さくなるような工夫を施してい る。

これらの低消費電力化の更なる アプローチにより、5V、10 MHz、ノーウェートアクセス時 に19mAの低消費電力を実現し た。

7. 開発環境

M16C/60のソフトウェア開 発環境を図8に示す。

M16C/60は,開発ツールも 既に開発が進んでおり,既に三菱 電機セミコンダクタソフトウエア

(株)では、アセンブラ AS 30、Cコンパイラ NC 30の量産 を開始している。デバッガ XDB 30、WDB 30 も1996 年 2 月現在、サンプル出荷中である。これらは、PC 98、IBM-PC、SUN上で動作可能である。エミュレータポッドとし ては現在サンプル出荷中で、4月中旬から量産出荷開始の予 定である。

サードパーティでは、横河デジタルコンピュータ(株、ソ フィア(株)、日本ヒューレットパッカード(株)からデバッガが、 ガイオ(株)、IAR(株)からCコンパイラがリリースされる。

8. む す び

M 16 C/60 は 現 在, M30600M8の ROM/RAM 展 開 品の開発やスマートカードインタフェース仕様対応 UART 内蔵の M30610M4の開発を進めている。

今後は,低電圧対応や,フラッシュメモリ内蔵版などの開 発を行っていく予定である。

۶×۲	リ内蔵1	チップ		玉木茂弘*	斉藤幸輝**
•••••••	ピクチャ	12	ピクチャLSI	那須正治* 田龍浩*	柳川瀬顕夫***

1. まえがき

二つの TV 番組,又はビデオ/LDの再生画と TV 番組 を同時に表示するというピクチャ イン ピクチャ (PIP) 機 能は、国内市場においては大型・高級 TV 製品の一部にし か搭載されていない状況である。しかしながら北米市場では、 トップシェア各社 (米国メーカ)が中級機種以上に戦略的に 搭載しており、TV 製品全生産台数 2,400 万台/年のうち の 10~15%の市場規模が形成されている。今後も普及機 への展開が進むと予想されており、機能価格の低減化と TV セットのディジタル化進展に伴う機能の高付加価値化が 望まれている。このような市場要求に対して三菱電機(株) は、'86~'87年に初代 PIP 製品を開発した。以来、PIP シ ステムを構成する IC 数をプロセス的・システム的に削減し た製品を継続して開発してきた。現在開発中の次期製品にお いては、システムの1チップ化を実現する段階に至ってい る。

本稿では、PIPシステム製品の推移と1チップ PIPLSI の開発仕様、機能構成と処理の概要について述べる。特に、 今回初めて内蔵化されたフィールドバッファメモリの仕様と 構成を説明する。

2. PIPシステム製品の推移

'89~'90年に業界に先駆けて製品化した PIP システムは, 12 個の IC で構成されていた。ディジタル処理が必要である メモリ周りのみのディジタル IC とメモリ IC のほかは,す ベてアナログ回路 (IC) で映像信号処理を実現していた。'91 年までは映像信号処理のアナログ/ディジタル (A / D) 回 路の切り分けは変わらず,システムを実現するアナログ IC の個数の削減が進められた (図 1)。'91~'93 年に開発され た現行量産品は,最終的に 1 チップ PIP システムが可能と なるシステム設計が行われた。すなわち,それまでアナログ 回路技術で実現してきた映像信号処理を大幅にディジタル化 した。

その結果、この製品仕様としては、アナログ回路が不可欠かつ最適であるバーストロッククロック発生、親信号の同期信号分離、アナログスイッチ及びクランプ機能を、アナログIC1チップにまとめた。その他の映像信号処理をすべてディジタル化して、A/D1チャネル・D/A2チャネルとともにCMOS1チップにまとめた。フレームバッファメモリとしての256Kデュアルポートメモリと合わせて合計3個のICでPIPシステムを構成した(図2)。

現在開発中の1チップ PIP LSI は、上記現行量産品のシ ステムを受け継いでおり、開発ポイントを無調整化とメモリ 内蔵化に置いている。CMOS 化が比較的容易に可能なアナ ログ回路機能のみを残し、次章に示す回路機能の切り分けを 行って開発仕様とした。また、現行量産品では外付けであっ たフレームバッファメモリについては、最新0.5 µm プロ セスで搭載可能なメモリ容量と、現行量産品パフォーマンス の市場フィードバック情報(TV セットの中級~ 普及機市

'89 '90	'91 '92	'93 '94	'95 '9	96 '97
初代製品				
	第二世代品			
		現行量産品	品 (NTSC專用)	
			\backslash	次期製品(NTSC専用)
IC の個数	12	7	3	1
フィールドバッファメモリ	M5M4C500L (500Kビット:320ロー×256コラム×6ビット)	M5M4C500L (500Kピット:320ロー×256コラム×6ピット)	M5M4C264L (256Kビット:256ロー×256コラム×4ビット)	internal (96Kビット)
セットI/F(子/親)	CVS/CVS	CVS/CVS	CVS/Y, C	CVS/Y, C
アナログディジタルI/F(子)	Y/B-Y/R-Y	Y/B-Y/R-Y	CVS	CVS
アナログディジタルI/F(親)	Y, B-Y, R-Y	Y, B-Y, R-Y	Y, C	Y, C
信号処理(復調/変調)	アナログ/アナログ	アナログ/アナログ	ディジタル/ディジタル	ディジタル/ディジタル
垂直フィルタ	×	×	0	0
表示仕様	1/9:1画面	1/9:1画面	1∕9:1~4画面 1∕16:1~7画面	1/9:1画面 1/16:1画面

図1. 三菱PIPシステム製品の推移

32(274) *三菱電機㈱マイコン・ASIC事業統括部 **三菱電機セミコンダクタソフトウエア㈱ ***協栄産業㈱

場で、PIPに必要とされる画質の所要メモリ量は、現行量 産品の25%以上の増量が必要。)を勘案し、次章に示す仕様 のフィールドバッファメモリを内蔵した。

3. 1チップPIPシステム開発仕様

1 チップ PIP LSI (M65617SP)の開発仕様を以下に示す。
 (1) アナログ回路機能

VCXO (Voltage-Controlled Crystal Oscillator) &チ ャージポンプ,シンクチップクランプ (子画面複合映像信号, 親 Y 入力),アナログスイッチ 2 チャネル (親/子切換え Y, C),8ビット A/D 2 チャネル (子画面 CVS (Composite Video Signal),親 Y 入力),8ビット D/A 2 チ ャネル (子画面出力 Y, C)

(2) ディジタル回路機能

LPF (Low Pass Filter), BPF (Band Pass Filter), ペデスタルクランプ,同期信号処理,AFC,垂直補間フィ ルタ,色復調(色位相検出,ヒュー補正,ACC (Auto-



図2. 三菱PIPシステム(現行量産品)



図3. チッププロット図

matic Chroma Level Control) & カラーキラー), 色変 調 (NTSCフォーマッティング) (3) フィールドバッファメモリ

- 容量:96 K ビット (現行量産品の 50 %増量)
- 格納映像情報量:171 ピクセル/1 ライン×70 ライン/1 フィールド (輝度信号)

28.5 ピクセル/1 ライン×70 ライン/

1フィールド (色差信号)

(4) TV セットとのインタフェース

子画面:複合映像信号

- 親画面:輝度信号,搬送色信号,水平帰還信号(垂直帰還 信号)
- (5) 表示フィーチャ
- 表示画面:1 子画面 PIP, バックグラウンド上1 子画面 (いずれも枠あり/無選択可)
- 表示サイズ (圧縮率): 1/9, 1/12, 1/16
- 表示位置 · 面積可変:水平方向 280 ns/ステップ, 垂直
 - 方向1フィールドライン/ステッ プ

(6) 機能制御方式

3 ピンシリアルインタフェース(外部 回路を付加して IIC バス準拠2線式シ リアルインタフェース化可能) (7) 適用プロセス(電源電圧) 0.5 μm (3.3 V 単一)

- (8) パッケージ
 - 52 ピンシュリンク DIP
 - なお,図3にチッププロットを示す。

4. LSIの機能構成と処理の概要

以下に,信号の流れに沿って,機能及 び処理の内容を説明する(図4,図5)。

4.1 子画面信号入力処理

TV シャーシ側で,子画面ソースと してビデオスイッチ選択された映像信号 を,複合映像信号の形態にして入力する。 子画面映像信号処理としては,この複合



図4. TVセットシステム構成

映像信号1本のみで,映像情報と同期情報をインタフェー スしている。LSI内部で,クランプ回路(アナログ)によっ てシンクチップクランプした複合映像信号を、8ビット A/ Dで量子化する(サンプルレート;4*f*sc=14.318 MHz)。 同時にシンクチップレベルスライスを行うことで,子画面用 複合同期信号を検出している(図6)。なお,入力する複合 映像信号に対しては,入力レベル条件を設定することによっ て複合映像信号中の搬送色信号のゲインを外部で大きめにし て色情報の量子化精度を高める構成としている(図7)。

4.2 子画面映像信号処理

量子化された複合映像信号を,LPF及びBPFにより, 輝度信号と搬送色信号に分離する。後段での水平圧縮のため の再サンプルレート1/4に対応して,輝度信号の通過帯域 制限を約1.7 MHz としている。輝度信号をペデスタルク ランプ処理する。ペデスタルレベルがボトム値で,入力ダイ ナミックレンジが7ビットに相当する8ビット情報にする。 ペデスタルクランプされた輝度信号に,ラインアキュムレー タ方式の垂直補間フィルタ処理を行う⁽¹⁾。これは毎ライン の重み係数を巡回的に変更して,1水平期間の水平圧縮サン プル数分の蓄積を行うことで実現される(図8)。PIP シス テムが随時必要とするフィールド重心を持つラインデータ生 成をこの処理で行っている。

搬送色信号は、色復調処理によって ACC を施した色差信 号 R-Y, B-Y 各 8 ビット情報に復調される。ここでの色 復調処理内容は、アナログ回路技術での色復調処理と機能上 は同一である。処理の実現の仕方の違いについて簡単に説明



図5. M65617SP機能ブロック図



図6. シンクチップクランプ&同期分離機能構成



図7.子画面複合映像信号入力条件

三菱電機技報・Vol.70・No.3・1996

する。

アナログ回路技術での処理には、子画面バーストロック PLLを設ける。搬送色信号にACC処理を施した後に、搬送色信号のクロマバースト情報とVCXO(4 fsc又は fsc発 振)出力の4分周周波数と位相比較した出力を、チャージポ ンプ&VCXOに導いて構成する。入力バーストに位相ロッ クしたVCXO出力から、0°及び90°のfsc周波数信号を作 る。入力搬送色信号に各々の信号を掛け合わせることにより、 色差信号を生成する。すなわち、搬送色信号中の離散的に埋 め込まれているクロマバースト信号の位相情報を保持するこ とと、連続的に直交変調信号を復調させる正弦波を生成する ことを、バーストロックPLL出力から0°及び90°のfsc周 波数信号生成することに集約して復調を実現している。

これに対してディジタル回路技術では、マスタクロックに よる離散的処理となる。マスタクロックは、子画面入力信号 中のクロマバースト情報には位相ロックしていない。クロマ バースト期間のサンプルデータに含まれる現在の入力位相・ レベル情報と規定の値(位相・レベルリファレンス値)との 誤差を補正する情報(位相・レベル補正値)を演算検出し、 巡回的に毎ライン補正蓄積を行う。アナログ回路技術での



図8. ラインアキュムレート式垂直補間フィルタ機能・構成

ACC &バーストロック PLL 機能と同じ機能を実現してい る。ディジタル回路技術では、毎ラインの位相・レベル補正 蓄積値として保持されて使われる。マスタクロックが周波数 としては 4 f_{sc} であるので、演算周期を 0°/90°に対応する ように制御する。 f_{sc} サイクルの倍数周期ごとに復調軸が異 なった演算を隣接周期で実行した後、出力周期をそろえた色 差信号 R-Y、B-Yを生成している。

このようにして得た輝度情報と色差情報(Y:R-Y: B-Y=9:2:2, 各6ビット)を8ビットデータにマルチ プレクスしてフィールドバッファメモリ内のシングルポート RAMに格納する。

4.3 フィールドバッファメモリシステム

この LSI に内蔵しているフィールドバッファメモリは 96 Kビット(6,144 ワード×16 ビット)のシングルポート RAMを使用している。メモリへのデータ割付けを工夫して 映像情報の解像度の向上を図っている(図 9)。9サンプ ル×8 ビットを1ブロックとして,輝度情報 9サンプルと色 差信号各 2 サンプルを格納する割付けを行っている。この 割付けでは所要メモリ量が不足する。そこで,各サンプルご との色差情報については深さ情報を半減させて書込みデータ

> とし,読出し後のデータ補間処理によっ て深さ情報の再生を図るという変則的な 手法を用いている。

> また,書込み時の水平圧縮率は1/4 固定としている。水平圧縮率1/3の画 面の表示方法を説明する。メモリからの 読出しレートを3サンプル/4周期とす る。輝度情報についてはデータ補間演算 による伸長を行う。色差信号については 6周期ごとのデータ更新を行う(図10)。

> 入力データレートが fsc という低いレ ートであることから,子/親非同期クロ ック間のデータ渡しは簡単な回路で実現 している。書込み入力データ及び書込み 許可信号を子画面信号処理系のクロック からフィールドバッファメモリ&表示処 理系のクロックにシェークハンド形式で

Ā	<u> </u>		I				1			[
T	Yn <o></o>	Yn+1<0>	Yn+2<0>	Yn+3<0>	Yn+4<0>	Yn+5<0>	Yn+6<0>	Yn+7<0>	Yn+8<0>	Yn+9<0>
	Yn<1>	Yn+1<1>	Yn+2<1>	Yn+3<1>	Yn+4<1>	Yn+5<1>	Yn+6<1>	Yn+7<1>	Yn+8<1>	Yn+9<1>
,	Yn<2>	Yn+1<2>	Yn+2<2>	Yn+3<2>	Yn+4<2>	Yn+5<2>	Yn+6<2>	Yn+7<2>	Yn+8<2>	Yn+9<2>
-	Yn<3>	Yn+1<3>	Yn+2<3>	Yn+3<3>	Yn+4<3>	Yn+5<3>	Yn+6<3>	Yn+7<3>	Yn+8<3>	Yn+9<3>
*	Yn<4>	Yn+1<4>	Yn+2<4>	Yn+3<4>	Yn+4<4>	Yn+5<4>	Yn+6<4>	Yn+7<4>	Yn+8<4>	Yn+9<4>
	Yn<5>	Yn+1<5>	Yn+2<5>	Yn+3<5>	Yn+4<5>	Yn+5<5>	Yn+6<5>	Yn+7<5>	Yn+8<5>	Yn+9<5>
	B-Ym<5>	B-Ym<4>	B-Ym<3>	B-Ym<2>	B-Ym<1>	B-Ym<0>	B-Ym+1<5>	B-Ym+1<4>	B-Ym+1<3>	B-Ym+2<3>
Ļ	R~Ym<5>	R~Ym<4>	R-Ym<3>	R-Ym<2>	R-Ym<1>	R-Ym<0>	R-Ym+1<5>	$R-Yrn+1\langle 4\rangle$	R-Ym+1<3>	R-Ym+2<3>
		l.,								

ワード(アドレス)

1サイクル

図9. アドレス・ポート割付け仕様



図10. 水平データ4/3伸長動作

〈インタレース不整合の場合 画面内追越しのケース〉







〈処理構成&仕様〉

- 1. 書込み系/読出し系各フィールド識別信号を検出・用意する。
- 第1/第2フィールド [0/1] (第2フィールドデータが画面上は上に位置する。)
- メモリへの書込み情報としては、入力(書込み系)フィールドがいずれのフィールドでも読出しフィールドとして要求する情報が生成できるように、垂直フィルタ回路部において生成ラインデータの重心を選択可能である機能を用意する。

書込み情報生成指定No.	子入力フィールド	親入力フィールド
0	第1	第1
1	第1	第2
2	第2	第1
3	第2	第2

以上の構成によって親子の入力フィールド組合せに従って,親入力フィールドを優先したライン データを一義的に生成できる。

さらに、このような環境においては、画面内でのメモリアドレス追越し発生に対する処理として、 第1フィールド表示中には追越し発生時以降は1ライン先のデータを出力

第2フィールド表示中には追越し発生にかかわらずに連続ラインデータを出力 を行うことによってインタレースを保つことが実現される。



<フィールドバッファメモリ書込み/読出し追越し時表示補正仕様>



図12. メモリ書込み/読出しアドレス追越し回避制御法

受け渡す構成としている。

以上のような多くの動作仕様条件を満たすために、シング ルポート RAM を要素セルとして PIP システムに特化した FIFO (First In First Out) 機能をマクロ機能として開発 した。マクロ入出力信号としては、入力データ8ビット、 書込みアドレス初期化信号1ビット、書込み許可信号1ビ

36 (278)

ット,出力データ8 ビット,読出しアド レス初期化信号1 ビット,読出しアド レス水平送りトリガ 信号1ビット,及 び読出し許可信号1 ビットで構成してい

る。入力データ深さの倍のデータ幅の シングルポートメモリにリード,モデ ィファイ, ライトを行うシリアル→ パラレル→シリアル処理を行ってい る。このマクロ FIFO 機能の概略動 作をシステム駆動面から説明する。書 込み映像情報の垂直有効期間の始まり に格納先先頭アドレスを初期化する。 以降は1水平有効期間に規定のサン プル数を、サンプルすべきデータ発生 周期ごとに、連続したアドレスに過不 足なく取り込む。書込み映像情報は有 効期間の情報だけを連続格納して扱う ことでメモリ使用効率は最良となる。 1水平有効期間中の書込みサンプル数 を固定化して連続的に詰め込む。こう すると、メモリ読出しにおいて水平有 効期間を垂直方向にそろえる RAM アドレス操作を定型化できる。また、 1水平有効期間が一度開始した後は. 規定のサンプル数のアドレスを内容更 新する動作とする。これにより、映像 入力が喪失した場合にも、ノイズがフ リーズ表示されない。親画面信号の垂 直有効期間の始まりに、読出し先頭ア ドレスを初期化する。以降は読み出す べき周期に連続したアドレスのデータ を読み出すことを基本動作とする。た だし、水平有効期間の始まるたびに次 の水平有効期間の開始アドレスを計算 して用意し、次の水平有効期間の始ま り時にアドレスジャンプしている。こ れにより,親画面信号が異常な同期動

作をした場合にも、水平周期ごとに確実にフィードされたラ イン情報を表示する動作が得られる。次に、PIP システム において特有である、メモリ書込み/読出しの追越し動作発 生時にフィールドインタレースを維持する処理について述べ る。前述の輝度信号の垂直補間フィルタによって任意の入力 フィールドから表示するフィールドに適合するデータを生成

三菱電機技報・Vol.70・No.3・1996



図13. バーストロックPLL構成

する。書込み/読出しフィールドとも第1フィールドであ る場合のみ、メモリ書込み/読出しの追越し動作発生後に1 水平期間先のラインデータを読み出す。この動作は当該フィ ールドの読出しが終了するまでは継続する。以上の処理でイ ンタレースが維持できる(図 11, 図 12)。

4.4 PIP出力信号処理

TV シャーシ側で、親画面ソースとしてビデオスイッチ 選択された輝度信号、搬送色信号を入力する。入力された輝 度信号を, LSI 内部でクランプ回路 (アナログ) によってシ ンクチップクランプして、親/子切換え用アナログスイッチ へ導く。同期情報としては TV シャーシ偏向系からの水平 帰還信号と垂直帰還信号又はそれらの複合信号を入力するこ とを原則とする。ただし、子画面側と同様にシンクチップレ ベルスライスして得ている親画面用複合同期信号も水平/垂 直同期情報として選択 (水平/垂直独立的) できる構成とし ている。親画面同期情報をトリガとした任意の表示位置・表 示面積において, RAM から子画面映像情報を読み出す。 輝度情報は付け足し用複合同期信号(入/切可能),ブラン キング期間ペデスタルレベル、バックグラウンドレベル (枠 レベルを兼用)をミクシングした後に、親画面水平同期入力 に対して 4 fsc 1 サイクル内の追従位相誤差を 5 ns(typical) に補正して、8ビット D/A 出力する。子画面色差信号は 付け足し用カラーバースト信号(色差信号レベル設定可変、 入/切可能:付け足し用複合同期信号入/切と連動),ブラ ンキング及び枠期間無信号レベル、バックグラウンドレベル をミクシングした後に NTSC フォーマット化 (搬送色信号 化) して,8ビット D/A 出力する。

ディジタル信号処理用のマスタクロックを生成する構成に ついて述べる。親画面搬送色信号を8ビットA/Dで量子 化した後に、ディジタル信号処理によってクロマバースト情 報との位相誤差を検出する。この検出信号をチャージポン プ&VCXO回路へ入力することで、親画面バーストロック PLLの4*fsc*クロック出力を生成する。なお、子画面映像信 号処理回路部へのクロック入力は上記親画面バーストロック PLLの4*f*scクロックと外部クロック入力(子画面バースト ロック PLL又は自走の4*f*scクロック)との入力選択が可能 である。また,親画面バーストロック PLL 回路部では,親 クロマバーストのレベルを測定している。測定結果で子画面 搬送色信号 D/A 出力のゲイン制御を行い,親画面クロマ レベルトラッキング機能を実現している(図 13)。

5. む す び

フィールドバッファメモリ (96 K ビット)の内蔵化と映像 信号処理のディジタル化によって CMOS 1 チップ化を実現 した 1 チップ PIP LSI のシステム概要,機能構成及び処理 内容について述べた。

今回開発したLSIは、NTSC信号対応の1子画面表示 のものである。今後のPIP製品としては、TVセットの新 規市場へ展開するにはNTSC/PAL対応版・多画面表示版 が考えられる。また、TVセットにおける基板レベルでの 合理化に寄与する主(親)信号の高画質化機能の内蔵化の要 求や、国内でのワイドTV対応としてPAP (Picture And Picture)の要求もある。

内蔵メモリ容量の増設と同時に,データ圧縮技術を適用し たメモリシステムの効率化と PIP 機能実現回路の合理化 (機能記述,機能のコア化)を推し進めなければならないと 考えている。

末尾ではあるが、これらのシステムやLSIの開発に際し て多大なる御指導、御協力をいただいたライン・協力会社・ TV セットメーカ設計部門各位に深い謝意を表す。

参考文献

 (1) 高松正英・斎藤幸輝・溝井 誠・牛頭紀子・玉木茂弘:
 ピクチャ・イン・ピクチャ用垂直補間フィルタの開発, MSC 技報, No.4, 13~21 (1991)

ファクシミリスキャナ用 画像処理コントローラ

1. まえがき

情報化時代を迎え,ファクシミリは国内市場を始め欧州や 北米市場でも急速な成長を続けており,用途も業務中心から パーソナルユースへと拡大している。

これに伴い,ファクシミリに要求される性能は,高速化・ 高画質化,メモリ機能などの高機能化と,コストを優先した 低価格化の二極化が進んでいる。

当社では、このようなニーズにこたえるため、G3ファク シミリの普及機や複合機に最適な1チップ画像処理コントロ ーラ "M66335FP"を開発した。

本稿では, M66335FP の仕様・構成・出力画像について 述べる。

2. M66335FPの開発コンセプト

G3ファクシミリにおいて、パーソナル機に代表される普 及機では、経済的なコストを維持し、いかに高画質化・高機 能化を進めるかが重要な問題となっている。その一つの方向 として、従来単純2値画像のみであったものが、擬似中間 調の機能を取り込み、高画質化へと進んでいる。

また、オフィス機では、複写機・プリンタ・スキャナ等と

松本 誠* 谷口正治* 誉田浩之* 石岡裕二*

の複合化が進み、ファクシミリ機能が付加的な形で各セット に取り込まれて高機能化が進んでいる。

これらの動向を踏まえ、パーソナル機(普及機)や複合機 をメインターゲットとして、経済的なコストで画像処理を実 現するために外付け部品なしで画像処理を行う1チップ化 の実現と、また、更なる高画質化・高機能化を実現すること を開発コンセプトとした。

外付け部品なしで画像処理を実現するためには,以下のブ ロックの内蔵が必要になる。

- イメージセンサ用 I/F (アナログ回路)
 (サンプル&ホールド、ゲインコントロール等)
- (2) A/D コンバータ
- (3) 画像処理用メモリ (SRAM)
- (4) 画像処理アルゴリズム (ディジタル回路)

これらのブロックを1チップに内蔵して,かつ経済的な コストを実現するためには,内蔵するメモリ容量の大小が最 も支配的である。そこで,機能及び仕様検討段階で,画像処 理メモリ容量の最適値を求めるために,ワークステーション 上で画像シミュレーションを行った。

3. M66335FPの仕様

画像処理機能	仕様	備考
読取り幅	●A4, B4	
解像度	●8画素/mm, 16画素/mm(主走查方向)	
読取りスピード	●標準5ms/ライン,最高2ms/ライン	●システムクロックで操作
不均一補正	● 白補正, 黒補正● 補正範囲は50%	●補正メモリを内蔵 ●MPUからリード/ライト可能
γ 補 正	● 対数補正	 γ補正メモリを内蔵 ●文字/写真ごとに補正可能
解像度補償	●二次元処理によるラプラシアンフィルタ回路	●補正メモリを内蔵●文字/写真ごとに補正可能
単純二値化	●背景・文字レベル検出回路による フローティングスライス方式	
擬似中間調化	 ● 誤差拡散:6ビット処理(64階調) ● 組織的ディザ法:8×8マトリックス(64階調) 	●エラーバッファメモリを内蔵 ●64ワード×6ビットディザメモリ内蔵
像域分離	●輝度差による二次元処理	
画像縮小	●変換率50~100%(1%刻み)	●間引きラインを次ラインと平均化出力できる。
画像拡大	●変換率100~200%(1%刻み)	●繰返しラインを次ラインと平均化出力できる。
イメージセンサの 制御信号	●密着イメージセンサ(クロックデューティ:75%) ●縮小型イメージセンサ	
アナログ処理	●サンプル/ホールド回路,ゲインコントロールアンプ, 黒レベルクランプ回路,7ビットA/Dコンバータを内蔵	

表1. 画像処理機能一覧

38(280) *マイコン・ASIC事業統括部

三菱電機技報・Vol.70・No.3・1996

M66335FPは表1に示すように、多彩な画像処理機能を 持っている。これにより、各種入出力機器特性にマッチング した処理を行うことが可能となり、画質の向上を行うことが できる。

従来品種である M66334FP に対して大きく異なった点は, アナログ回路の内蔵,各種画像処理用メモリの内蔵,解像度 変換(拡大・縮小)機能の追加である。

デザインルール及びプロセスは、1層ポリシリコン、2層 アルミ配線からなる 0.8 μ mCMOS プロセスを採用した。 パッケージは、80 ピンのプラスチック QFP (Quad Flat



図1. チップ写真

Package) である。

図1に, M66335FPのチップ写真を示す。

3.1 イメージセンサ用 I/F(アナログ回路) アナログ回路のブロック図を図 2 に示す。

イメージセンサからの出力信号は、サンプル&ホールド回 路によってサンプリングされ、次にゲインコントロール回路 によって振幅調整後、黒レベルクランプ回路を経由して、イ メージセンサの黒レベルを基準とした信号へ変換される。こ のような信号処理を行うことで、原稿照射用光源ばらつきや 経時変化、イメージセンサの黒レベルや感度ばらつき、温度 変化等を補正することができ、イメージセンシング機能の向 上が可能である。また、縮小型 CCD(Charge-Coupled Device)や密着イメージセンサ (Contact Image Sensor : CIS) などの各種センサと接続できるセンサ制御回路を持た せている。

このほか, A/Dコンバータ用の基準電圧源が内蔵されて いるため,外部にオペアンプなどを実装しなくてもよく,実 装基板の省スペース化が図れる。

3.2 7ビットフラッシュタイプA/Dコンバータ

画像データをディジタルに変換した後の画像処理において, 64 階調の画像(内蔵データバス:6ビット)を実現するため に,画像処理初段での不均一補正処理(50%補正まで対応)



図2. アナログ回路ブロック図

による1ビットデータ欠落を考慮し, A/Dコンバータは データ最小幅の7ビットとし, また, 構成が単純なフラッ シュタイプとした。

3.3 画像処理機能

ディジタル回路のブロック図を図3に示す。

ディジタル回路ブロックをソフトウェア言語であるC言 語での完全モデル化と画質評価の実行により、従来品と同等 な画質で、メモリ容量を1/2~1/4にすることができ、 以下のような多彩な画像処理機能と画像処理用メモリを1 チップにまとめることができた。

(1) 不均一補正処理

黒・白補正が可能であり、補正範囲は 50%補正とした。

センサでの隣接画素のばらつきが少ないという点,また不 均一補正以降でも各種の画像処理で補正が可能であるという 点で,黒補正用/白補正用メモリに格納するデータの平均化 処理とビット削減を併用し,従来のメモリ容量に対し,1/ 2~1/4以下の容量に削減した。

(2) MTF (Modulation Transfer Function) 補正処理 空間周波数の高域強調を行うため、通常のラプラシアンフ ィルタを使用している。また、像域分離の結果から MTF 係数を変化させることができる。

注目画素(処理対象画素)に対する参照画素は、注目画素 ほどデータの信頼度が高くなくてもよい。そのため、ライン メモリに蓄える前ラインデータ情報を、平均化処理によって 減少させている。これにより、従来のメモリ容量に比べて 1/2~1/4の容量に削減できた。

(3) 像域分離処理

文字領域はフローティングスライス,写真領域は誤差拡散 処理を行う。像域分離方法は注目画素を中心とするウィンド ウ(5画素×2ライン相当)を形成し、文字領域と写真領域 の濃度分布の違いで、文字画素か写真画素かの検出を行って いる。

(4) 誤差拡散処理

擬似中間調処理として,条件付き決定法である誤差拡散法 を用いた。この処理では,更に従来の誤差拡散法に加えて組 織的ディザを付加し,誤差拡散特有のテクスチャを抑制する と同時に,以下のメモリ削減の影響を減少させた。

誤差拡散時の量子化誤差の演算時に,量子化誤差の平均化 処理を行い,データ容量を減少させて使用した。これにより, 従来のメモリ容量に比べて 1/2~1/4の容量に削減でき た。

(5) 解像度変換

主走査方向及び副走査方向において、50~200%までの 解像度変換(拡大・縮小)を行うことができる。

主走査方向は,初期設定時に内蔵倍率テーブルに倍率を設 定することにより,変換処理を実現している。副走査方向は, 各処理ラインごとにレジスタで制御することで,変換処理を 実現している。

主走査・副走査とも,画像により,拡大処理時は単純繰返 しによる方法と隣接画素との平均値を内挿画素とする方法を, また同様に,縮小時は単純間引きによる方法と隣接画素の平 均を縮小画素とする方法を選択可能である。

(6) γ 補正

テーブル(6ビット×64)を初期設定時にダウンロードす る方式である。また,像域分離結果を使用することにより, γ補正の特性を変化させることができる。

(7) 組織的ディザ

誤差拡散処理時にも使用するが、単独でも使用することが



図3. ディジタル回路ブロック図



(a) 写真画像



(b) 文字画像 図4. 出力画像

できる。γ補正と同様にテーブル (最大 6 ビット×64)を初 期設定時にダウンロードする方式である。

(8) 単純二値化

背景・文字レベル検出によるフローティングスライス方式 を採用した。この方式により,常に注目画素に対して背景・ 文字レベルを検出し,最適なスライスレベルを発生させる。 これによって原稿濃度の細線を再現することが可能である。 (9) 領域指定

各種の出力機器に対応するため、画像の切出しが任意サイズで可能である。

(10) 多値データ出力

スキャナ機能との複合化に対応するために,多値出力機能 を追加した。不均一補正後の画像データ(6ビット)が CPU バスを経由して出力できる。

(11) 読取り解像度

現在のパーソナル機の主流はセンサ読取り解像度が 200 dpi であるが,将来の高画質化に備えて 400 dpi 化にも対応 している。

4. 出力画像

入力画像として画像電子学会テストチャート No.1を用い, M66335FP 用画像評価システムを使用して出力した画像を図4に示す。

この画像は、センサとして 400 dpi の CIS 使用し、イン クジェットプリンタで出力し、画像処理としては像域分離処 理と解像度変換処理 (主走査・副走査とも縮小率として 0.9 倍を指定)等を行っている。

5. む す び

M66335FPは、G3ファクシミリ向けの普及機/複合機 用1チップ画像処理コントローラであり、アナログ回路、7 ビットフラッシュタイプ A/D、画像処理用メモリを内蔵し たことを大きな特長としている。これにより、外付け回路な しで、各種画像処理を行うことが可能である。

従来品である M66334FP に比べ,機能・使い勝手の良さ の点で向上しつつ,コスト・実装面積で約 50 %減を実現し ている。

今回開発した画像処理コントローラは,G3ファクシミリの普及機/複合機の高性能化やコストパフォーマンスの向上 に貢献するものと確信する。

最後に,開発に当たり,御指導及び御協力をいただいた関 係各位に対し深く謝意を表する。

プログラ	ラマブル	レ実時間M	PEG2		松村哲哉*	石原和哉*
Ľ	デオエン	ンコーダチ	ップセッ	•	中川伸一* 瀬川 浩*	前田 敦** 味岡佳英*

1. まえがき

MPEG2 (Moving Picture Experts Group Phase2)⁽¹⁾ の国際標準化作業の完了により、ディジタル CATV,ディ ジタル衛星放送、次世代マルチメディアコンピューティング の柱であるビデオサーバシステムなど、様々な応用分野での 市場が活性化し始めている。これに伴って、MPEG2の MP@ML (Main Profile at Main Level)に対応したり アルタイムビデオエンコーダへは、高画質化・低価格化の要 求が急速に高まりつつある。

MPEG2のMP@MLの符号化アルゴリズムは、インタ レース構造のビデオ信号の高能率符号化を目的としているた め、基本的に画素サイズがMPEG1⁽²⁾の4倍である。これ に加えて、動き予測やDCT(Discrete Cosine Transform) 処理に対してフィールド対応の演算を実施する必要があるた め、MPEG1の十数倍の演算処理量を必要とする。現状の LSI技術では、これらの処理を1チップで実現することは困 難であり、最適なチップ分割手法及びメモリ構成が求められ る。

近年,幾つかの MPEG 符号化 LSI 又はチップセットが発表されている。これらは画面分割型⁽³⁾と機能分割型^{(4)~(6)}に分類される。しかし,従来の画面分割型の LSI では,MPE

G2の高画質・高解像度に対応するためには、符号化LSIと メモリを組み合わせたモジュールを十数組必要とし、低コス ト化の実現が困難である。また、従来の機能分割型のLSI 又はチップセットは、MPEG1対応であり、強力な動き予 測や適応処理を必要とする MPEG2のリアルタイムエンコ ーディングには処理能力が不足するため、実現できない。

今回, MPEG2の MP @ MLの応用を対象とし, 必す (須)の条件である高画質を実現しつつ低コストでビデオエ ンコーダを構築可能な, 機能分割型のチップセットアーキテ クチャを開発した。さらに, チップセットアーキテクチャに 従って, 3種類の LSIの開発を行った。この論文では, チッ プセットのアーキテクチャ設計, LSI 設計開発, 及びこれ を用いた MPEG2エンコーダの評価システムについて述べ る。

2. チップセットアーキテクチャ

2.1 機能分割方式

図1に、チップセットにおける機能分割方式を示す。以下 に示す基本的な概念を基に、MPEG2のすべてのレイヤに わたり符号化処理機能を分割し、各チップの処理内容を決定 した。

(1) 適応処理が主体となるシーケンスレイヤ, GOP(Group



図1. チップセットにおける機能分割方式

of Pictures) レイヤ, ピクチャレイヤ及びスライスレイヤ の処理と, 演算処理が主体となるマクロブロックレイヤ以下 の処理とに分割し, 前者の処理はプロセッサを内蔵するデバ イスで処理を行わせる。

(2) DCT / IDCT (Inverse DCT), Q (Quantization) / IQ (Inverse Q), 及びランレングス変換などマクロブロッ クレベルの処理に対しては, 画素演算用デバイスを割り当て る。画素演算用デバイスは, 1チップでマクロブロックレイ ヤの処理を実現させるため, 4GOPS (Giga Operation per Second) 以上の性能がある。

(3) 100 GOPSの処理量を必要とする動き予測においては、 全探索を実現する専用のハードウェアを搭載したデバイスを 割り当てる。高画質を実現するために、原画像ではなく再構 成画像をサーチウィンドウデータとして用い、フィールド・ フレームの適応動き予測を行う。探索範囲の拡大は、動き予 測デバイスをカスケード接続することによって行う。

上記の仕様を実現するために、符号化処理全体を三つのパ



図2. MPEG2エンコーダシステムのブロックダイヤグラム

表1. MPEG2エンコーダにおけるデータ転送量

項目	単位マクロブロック 当たりのデータ転送量 (ピクセル)	メインデータバス上 での転送サイクル (サイクル)	サーチウィンドウバス 上での転送サイクル (サイクル)
原画MB書込み	384	96	
	256	64	
テンプレートMB読出し	384	96	
リファレンス画像読出し	451	544	
再構成画像書込み	384	96	96
サーチウィンドウ データ転送	1,152	-	768
合 計	3,011	896	864

1マクロブロックに許容される転送サイクルは900サイクル(クロック)以下

ーティションに分割し、それぞれに対応するLSIの機能及 び仕様、そしてシステム構成を決定した。

2.2 システム構成

図2に、この機能分割方式を用い、これを3種類のLSIで 構成した MPEG2エンコーダシステムのブロック図を示す。

MPEG2エンコード処理においては、約140 Mサンプル /sのデータ転送が必要となる.このシステムでは同期型 RAM (SDRAM)を採用し、4画素を一組とする縦方向の 画素パッキングによって転送効率を上げた。さらに、データ 転送効率を上げるために、32 ビットのデータバスを2系統 用いるダブルバス構成を採用した。表1に、MPEG2エン コードにおけるデータ転送量と各バス構成での1マクロブロ ック当たりのメモリアクセスの回数を示す。1マクロブロッ クに許容されるサイクル数を900サイクルとすると、64 ビ ットバス1系統では、1マクロブロックの許容値である900 サイクルを超えるため転送ネックとなる。16 ビットバス4 系統では、バスの均等な分割が困難であることに加えて、4

> 系統のアドレスを含む制御回路が必要となる。 そこで、32ビットのバスを2系統持つ構成と し、それぞれのバスに、メインフレームメモリ とサーチウィンドウメモリを接続した。ピクセ ルプロセッサ LSIで生成される再構成画像は、 ピクセルプロセッサ LSIが持つ二つの 32ビッ トのデータポートからそれぞれのバスを経由し て、二つのフレームメモリに同時に再書込みす る構成とした。

> さらに、ピクチャ単位で処理パイプラインを フラッシュし、ピクチャタイプやソース画像の 素材を基にピクチャごとに動き予測範囲を動的 に切り換えることができる動的探索範囲拡張方 式 (Dynamic Search Window Expansion) を採用した。例えば、Pピクチャの予測時には、 動き予測エンジン LSIをすべて前方向予測に 割り当て、Bピクチャの予測時には、動き予測



図3. 階層パイプライン方式



図4. コントローラLSIのブロックダイヤグラム

エンジンLSIを前方向予測,後ろ方向予測に2分割して割 り当て、これに対応するため動き予測エンジンとサーチウィ ンドウメモリを制御するものである。この方法により、同一 ハードウェアの符号化システムでありながら、よりフレーム 距離の遠いPピクチャの予測に対して2倍の水平探索範囲 を実現でき、効率の良い符号化が可能である。

2.3 階層パイプライン方式

ピクチャ,スライス及びマクロブロックの各レイヤで処理 期間を適応的に管理するために,階層的パイプライン方式を 採用した。図3に,階層的パイプライン方式を示す。各レイ ヤの処理期間は階層的に管理され,コントローラLSIの制 御下にある。すなわち,各レイヤごとに必要な 処理量によってレイヤの処理期間をユーザが自 由に設定することができる。この方式では,各 レイヤにおける適応処理において,任意のレイ ヤでより多くの処理サイクルを必要とした場合 においても,各レイヤの処理期間を調整可能で ある。したがって,コントローラLSIのRISC による適応処理に対して,プログラミングの柔 軟性を与えることができる。この方式は,特に 高画質化にかかわる動き予測方式,レート制御, 適応量子化等の実現において有用である。

3. LSI設計

3.1 コントローラLSI

コントローラ LSIは、ピクセルプロセッサ と動き予測エンジン、及び3系統合計5個の SDRAMを完全に直接制御する(図2)。さら

にシーケンス, ピクチャ, スライス, マクロブロックのすべ てのレイヤに対してピクチャシーケンス制御, レート制御, 強制処理等の適応処理を随時行い, 符号化全体を制御する。

コントローラ LSIのブロック図とチップ写真を図4及び 図5に示す。

コントローラ LSIは、フレームメモリ制御部 (FMC), ピクセルプロセッサ制御部 (PPC), ME制御部 (MEC), 3個の外部制御部と、VLC (Variable Length Coding)部, パラメータ演算部 (MPD), 16ビットの RISC (RPU), 及びこれらを管理する全体制御部 (GCU) で構成される。さ らにホストバスとメインプロセッサバスの2系統の独立した バスを持ち,符号化動作中にホスト CPU が内部のハードウ ェアに自由にアクセスすることを可能にした。

GCUは、符号化シーケンスを実行するための同期信号生成とピクチャシーケンスの制御を担当する。マクロブロック単位の画像データはFMCによってメインフレームメモリに取り込まれて順序変換された後、MECにより、動き予測エ



図5.コントローラLSIのチップ写真



図 6. ピクセルプロセッサLSIのブロックダイヤグラム

ンジンに対してサーチウィンドウとともに転送される。ここ で処理された動き予測結果を基に、PPCはピクセルプロセ ッサに予測画像とテンプレートを転送し、ループ内処理を行 わせる。VLCは、各レイヤのヘッダの生成とピクセルプロ セッサからのランレングスデータのコード牛成を行い. シリ アルインタフェースを介して最大 20 Mbpsのビットストリ ームデータの転送を可能する。メインプロセッサ部は16ビ ットのRISCプロセッサで、ALU(16ビット)、MPY (16×16ビット), BSFT (16ビット), レジスタファイル (64ワード×16ビット)及びデータメモリ(1Kワード×16 ビット)を持っている。命令メモリは2K×24ビットであ る。さらに、チップ内の各ブロックの約200種のレジスタに 1サイクルでアクセスすることができる。これにより、符号 化の状態を常にモニタし、かつ、符号化状態によってレジス タに任意の値を設定することができるため、適応的な判断を 行える。

3.2 ピクセルプロセッサLSI

ピクセルプロセッサのブロック図とチップ写真を図6及び



図1. ピクセルプロセッサLSIのチップ写真



図B.動き予測エンジンLSIのブロックダイヤグラム

プログラマブル実時間MPEG2ビデオエンコーダチップセット・松村・中川・瀬川・石原・前田・味岡



図9.動き予測エンジンLSIのチップ写真



図10. MPEG2ビデオエンコーダボード

表2. チップセットの諸元

項目	コントローラLSI	ピクセルプロセッサLSI	動き予測エンジンLSI
チップサイズ	14.98mm×14.84mm	14.54mm×14.89mm	13.85mm×13.55mm
総トランジスタ数 動作周波数	1,140Kトランジスタ 40_5MHz	920Kトフンジスタ 81MHz(40_5MHz)	850Kトランジスタ 40 5MHz
勤作品(Q)数 プロセステクノロジ	0.5µm 2Al-CMOS	$0.5\mu m$ 2Al-CMOS	0.5µm 2Al-CMOS
消費電力	3.0W	3.5W	1.9W
電 源 電 圧	3.3V	3.3V	3.3V
パッケージ	393PGA	257PGA	152 プラスチック QFP

表3. エンコーダシステムの諸元

アルゴリズム	MPEG2(MP@ML)MPEG1		
解 像 度 ITU-R-601(720画素×480画素)			
フレームレート 最大30フレーム/秒			
ビットレート	最大20Mbps		
ピクチャ構成 フレーム/フィールド			
ピクチャタイプ I/P/Bピクチャ			
動き補償	全探索方式		
最大探索範囲	Pピクチャ 水平:±63.5, 垂直:±15.5		
	Bピクチャ 水平:±31.5, 垂直:±15.5		
探索精度	整数画素, 1/2画素		
動き予測モード	フレーム構成時 フレーム/フィールド予測		
	フィールド構成時 フィールド/16×8MV予測		
D C T	フレーム/フィールド適応DCT		
レート制御	ユーザ独自の制御可能		
量 子 化	適応量子化		

図7に示す。ハーフペルフィルタ機能を持つ前後2個の予測 画像生成部,DCT演算部,量子化演算部,ランレングス変 換部,シグザグ/オルタネートスキャン変換部,及びRISC プロセッサからなる。データポートとして,32ビットのデ ータポート(ポート0/ポート1)が用意されている。内部の 動作周波数は81 MHzである。

3.3 動き予測エンジン

動き予測エンジン⁽⁷⁾のブロック図とチップ⁵写真を図8及 び図9に示す。このLSIはMPEG2のすべての予測モード をサポートしており,整数精度及びハーフペル精度の動きベ クトルの全探索を3種類同時に実行する。さらに,複数個用 いることによってサーチウィンドウデータの転送量を 増加させることなく探索範囲の拡張を可能とするアー キテクチャを採用した。1チップで,水平探索範囲± 7.5,垂直探索範囲±15.5の探索が可能である。 **表2**に、それぞれのLSIの諸元を示す。

4. MPEG2エンコーダ評価システム

4.1 パソコン用符号化ボード

チップセットで実現されるエンコーダシステムの諸 元を**表3**にまとめる。チップセットは4:2:2又は 4:2:0フォーマットのビデオを入力とし,最大20 Mbpsでビットストリームを送出する。レート制御は すべてチップセットで実行される。

このチップセットを用いて MP @ ML 対応のパソ コン用符号化ボードを開発した。ボード写真を図 10

に示す。ボードは40.5 MHzのシステムクロックで動作し、 ボードの表面にはコントローラ LSI, ピクセルプロセッサ LSI各1個,及び動き予測エンジン LSI4個の合計6チップ が実装される。さらに裏面に4個の動き予測エンジン LSI の実装が可能であり、最大構成の10チップを1ボード上に 実現できる。これによって最大,水平探索範囲±63.5,垂 直探索範囲±15.5の探索を実現している。

4.2 MPEG2エンコーダ評価システム

MPEG2エンコーダボードを組み込んだ MPEG2評価シ ステムを開発した。図11に, MPEG2評価システムの構成 を示す。入力ボードはディジタル/アナログのソース画像を



図11. MPEG2評価システム

受け、ブロック単位のディジタル映像をエンコーダボードに 転送する。エンコーダボードは、符号化処理を実行し、ロー カルポートを介して、ビットストリームを MPEG2デコー ダボードに転送する。これにより、実時間での符号化・復号 が可能となり、原画像と再生画像を同時にモニタリングする ことが可能になった。また、蓄積系の応用に対応するために、 大容量のメモリボードにビットストリームを蓄積し、その後 バスを介してアップロード可能な構成を実現した。このシス テムは、ホストパソコン上でのウィンドウズベースのアプリ ケーションソフトウェアで動作する。

5. むすび

MPEG2の MP @ MLに準拠したリアルタイムエンコー ダチップセットのアーキテクチャとその LSI 仕様,及びこ れを用いた MPEG2評価システムについて述べた。

このチップセットは、動き予測エンジンLSI、ピクセル プロセッサLSI、及び制御用コントローラLSIの3種類で 構成される。この3種類のLSIとSDRAMのみによって MPEG2のMP@MLに完全準拠した低コストで高画質な リアルタイムビデオエンコーダシステムを構築できる。

参考文献

- ISO-IEC∕JTC1 SC29, DIS 13818, Part2, (1994)
- (2) Rao, S. K., Hatamian, M., Uyttendaele, M. T., Narayan, S., O'Neill, J.H., Uvieghara, G. A.: A Real Time P*64 ∕ MPEG Video Encoder Chip, ISSCC Digest of Technical Papers, 32~33 (1993)

- (3) Lee, B. W., Kwon, H. S., Kim, B. N., Stii, D., Kopet, T., Mager, S.: Data Flow Processor for Multi-standard Video Codec, Proceedings of CICC, 6.4.1~6.4.4 (1994)
- (4) Tamitani, I., Ohta, M., Ooi, Y., Yoshida, A., Nomura, M., Koyama, H., Nishitani, T.,: An Encoder ∠ Decoder Chip Set for MPEG Video Standard, Proceedings of ICAS-SP, V-661~664 (1992)
- (5) Bose, S., Purcell, S., Chiang, T.: A Single Chip Multistandard Video Codec, Proceedings of CICC, 11.4.1~11.4.4 (1993)
- (6) Toyokura, M., Saishi, M., Kurohmaru, S., Yamauchi, K., Imanishi, H., Ougi, T., Watabe, A., Matsumoto, Y., Morishige, T., Kodama, H., Miyagoshi, E., Okamoto, K., Gion, M., Minemaru, T., Ohtani, A., Araki, T., Aono, K., Takeno, H., Akiya, T., Wilson, B.: A Video DSP with Macroblocl-levelpipeline and a SIMD Type Vector - pipeline Architecture for MPEG 2 CODEC, ISSCC Digest of Technical Papers, 74~75 (1994)
- (7) Ishihara, K., Masuda, S., Hattori, S., Nishikawa, H., Ajioka, Y., Yamada, T., Amishiro, H., Yoshimoto, M.: A Half pel Precision MPEG 2 Motion Estimation Processor with Concurrent Three vector Search Scheme, ISSCC Digest of Technical Papers, 288 ~ 289 (1995)

0.5µm BiCMOSゲートアレー

1. まえがき

近年,高度情報化社会の進展に向けて,情報処理機器や通 信機器の目覚ましい発展が続いている。この原動力となるの が ASIC (Application Specific IC) であり,システムの 高性能化のため,より一層の高速化・大規模化・低消費電力 化が求められている。この ASIC の中で,バイポーラトラ ンジスタの回路技術と PMOS 及び NMOS トランジスタか らなる CMOS 回路技術を結合した BiCMOS LSI は,バ イポーラトランジスタ回路の高速信号処理と CMOS 回路の 高集積・低消費電力の特長を1チップに集積した LSI とし て注目されている。

当社では、BiCMOS LSIの特長を生かして、通信分野 の広帯域 ISDN (Broadband Integrated Services Digital Network)に対応できる最高動作周波数 156 MHz の LSI⁽¹⁾⁽²⁾を開発してきた。一方、広帯域 ISDN の速度階層 である SDH (Synchronous Digital Hierarchy) は伝送 速度 156 Mbps をレベル 1 とし、次のレベルは 4 倍速にな る階層になっている。近年、レベル 4 である 622 Mbps の 開発⁽³⁾が行われており、622 Mbps を直接処理するために 動作周波数 622 MHz の LSI が要求されてきた。

今回, この 622 Mbps ユーザ網インタフェースに対応で きる LSI を念頭に置き,高集積でかつ低消費電力化を図っ た 0.5 μm BiCMOS ゲートアレーを開発したのでその概 要について述べる。

2. LSI設計

2.1 設計方針

図1に示す通信システム構成例において、インタフェー スLSIは、O/E(光/電気)変換後の高速信号をS/P(直 列/並列)変換して動作速度を落としてから様々な処理を施 し、接続している機器にデータを渡している。また逆に、接 続機器からのデータを処理してから、P/S(並列/直列)変 換で速度を上げて、E/O(電気/光)変換用の通信データ として送り出している。

今回開発したゲートアレーは、この構成に見合うように、 高速のS/P, P/S部分はECL (Emitter Coupled Logic), 低速の処理部分は CMOS でそれぞれ回路が組める ECL/ CMOS 混在チップとした。ECL 回路は、622 MHz 処理に おいて安定動作が見込めるとともに、消費電力の面からも、

48(290) *システムLSI開発研究所 **ULSI開発研究所

低振幅であるため、フルスイングの CMOS 回路よりも一般 的に有利である。また CMOS 部分は、高集積性を生かして 深い階層の処理まで取り込めるゲート数とし、通信システム の部品点数削減に寄与できることを目指した。

2.2 チップ構成

図2と表1に、それぞれマスタチップの構成と主要諸元を 示す。ここで、レベル変換器は、ECL回路と CMOS 回路 の信号接続をする回路であり、当社0.8µm BiCMOS ゲ ートアレー⁽¹⁾の ECL 入出力回路を基本にしている。

搭載数は、CMOS ベーシックセル1,825,152ベーシック セル (608,384ゲート), BiCMOS セル172セル, ECL ベー シックセル3,912ユニット (1,956ゲート), レベル変換セル 94セルである。ここで,内部CMOS セルは0.5 µm CMOS ゲートアレー⁽⁴⁾と同じベーシックセルを使用し,セルライ ブラリの共有化を図った。

I/Oバッファは 622 MHz の高速動作用 ECL バッファ を下辺の中心付近に 24 個配置し,この両側に 156 MHz 動 作の ECL バッファを 30 個配置した。残りの辺には, TTL/CMOS/ECL のレベルが選択できるバッファを 194 個配置した。

3. ゲートアレーの特長

3.1 電源構成

TTL/CMOS 信号と ECL 信号を混在した LSI では, 正負両方の電源が必要であるが,接続方法によって必要プロ セスや消費電力が異なる。この比較として図3に2例を示 す。図(a)は従来例⁽⁶⁾であり,TTL/CMOS入出力回路だ けを正電源で動作させ,残りは負電源を使用する構成である。 これはプロセス上の工程追加は必要ないが,すべての TTL/CMOS入出力信号ごとにレベル変換回路が必要で ある。図(b)は今回のゲートアレーで採用した構成で,ECL の内部ゲートと入出力回路に負電源を使用し,残りは正電源



図1.通信システムの構成例

動作である。CMOS 回路を正電源で動作させるには, Pウ ェルと基板 (負電源電位) 間を分離する N 型拡散層が必要で

表1. BiCMOSゲートアレーの主要諸元

Contraction of the local division of the loc	
使用プロセス	Pウェル分離型0.5μm BiCMOS
	3層配線プロセス
ゲート数	CMOS 608,384ゲート(敷詰め)
	200,000ゲート(使用可能)
	ECL 1,956ゲート(敷詰め=使用可能)
I/O 数	高速ECL専用 24
	ECL専用 30
	CMOS/TTL/ECL選択 194
チップサイズ	14.9 mm $\times 14.75$ mm
電 源 電 圧	+3.3V/-3.3V
遅 延 時 間	CMOS 190ps(2NAND, 高駆動力型, 標準負荷)
	ECL 150ps(2NOR, 高駆動力型, 標準負荷)

ある。この場合、必要とするレベル変換回路は、内部 ECL 回路の並列側の信号数だけとなる。

ECL-CMOS レベル変換回路は,正の電源から負の電源 まで定常的に電流を流すことによって動作するため,消費電 力が大きい。したがって,この回路数を削減することが低消 費電力化につながる。図3の二つの場合について,TTL/ CMOS 入出力信号に対するレベル変換部の DC 消費電力の 変化を図4に示す。ここで,内部 ECL 回路は1:8 S/P 及び8:1 P/S回路であるとした。図4からTTL/ CMOS 入出力信号数が20程度以上なら,図3(b)の構成が 有利であることが分かる。一般に,通信用インタフェース LSIのTTL/CMOS 入出力信号数は200程度なので,消 費電力の差は1Wに達することになる。



図2.マスタチップの構成



(a) 従来の電源構成



3.2 低消費ECL回路

今回のゲートアレーは, ECL部分が主に S/P, P/S回 路であるため,これを構成するフリップフロップ (FF)の低 消費電力化を図った。FFの低消費電力化には、シリーズゲ ート構成が有効であり、このゲートアレーでもこの回路⁽⁶⁾ を採用した。この ECL 回路の電源電圧 (V_{EE})は、一般的 な -5.2 V から -3.3 V に低電圧化している。この電圧で シリーズゲートを組むため、LCML (Low Level Current Mode Logic) 方式を使用した。これにより、ラッチ、FF, セレクタ等を少ない電流パス数で構成できる。図5は LC MLの例で、DFF (Dフリップフロップ)の要素部分 (2 mWの消費電力) である。S/P, P/S回路はこの DFF をカスケード接続して構成するため、低消費電力化が可能で ある。例えば 1:8の S/P, 8:1の P/S回路は、それぞ れ 76 mW, 53 mW で構成できる。

3.3 パッケージ

パッケージは、システムボードへの実装性・取扱い性から、 419ピンの千鳥ピン配置のセラミック PGA (Pin Grid Array)を新規開発した。この中に622 MHz 信号を通す必要が あり、高速信号用のパッケージ内配線はインピーダンス整合 のパターンとした。

3.4 設計用CADシステム

このゲートアレーの CAD システムは、CMOS 用のシス テムを流用して構築されているが、以下の機能を新しくした。 (1) これまでの CMOS セルや BiCMOS セルに比べて ECL セルは、電源電圧や温度の変動による特性の変化が、 立上りと立下りで大きく異なる。したがって、遅延算出精度 が悪化することを防ぐために、セルの特性変化を立上りと立 下りで区別して遅延値を算出するように改良した。

(2) このゲートアレーは、これまでと異なり、内部信号として CMOS レベル信号のほかに ECL レベル信号も混在する。
 異なるレベルの信号接続を防止するため、接続ルールチェックプログラムを新たに開発した。



図4.TTL/CMOS入出力信号数と レベル変換部のDC消費電力

(3) この LSI の動作周波数は主に 19 MHz から 622 MHz までにわたるため、これまでの 50 MHz 固定動作を前提と した配線容量エラーチェック方式では、擬似エラーが多発す る問題があった。そこで、各セルの動作周波数に応じた配線 容量エラーをチェックできるプログラムを導入した。

(4) レイアウト後の配線容量エラーを解消するためには、セルを人手で移動し、自動で再配線することが効果的である。この作業を短時間で終えるためには、"もぐらたたき"的な新規エラーの発生を防ぐだけでなく、可能なセル移動のうちで当該エラーの解消により有効なセル移動を見付けることが重要である。このために、移動するセルや伸縮させる信号を容易に決定するためのユーティリティツールを開発した。

4. 製造プロセス

製造プロセスは $0.5 \mu m \mu - \mu \sigma$ BiCMOS であり、断 面構造を図 6 に示す。3.1 節に述べた P ウェルと P 基板の 電気的分離は、N ウェル及びボトム N ウェルによって実現 している。

MOS トランジスタのゲート長は, P・N 両チャネルとも 0.5µm である。さらに, 両チャネルともホットエレクトロ ン耐性に優れたゲートオーバラップ LDD 構造を採用してお



図 5. LCML方式のECL DFF回路



図6.0.5µm BiCMOSプロセスの断面構造



図1.評価用試作LSIチップ写真

り、当社が開発した0.5 µm CMOS ゲートアレー⁽⁴⁾と同等の性能を持っている。

ECL 回路の高速動作を実現するために,NPN バイポー ラトランジスタには,最小エミッタ幅 0.5µmの DPSA (Double Poly-Si Self-Aligned)構造を新たに開発した。 エミッタ電極とベース電極は,幅 0.15µmのサイドウォー ル酸化膜によって絶縁されており,相互の位置ずれが生じな い。したがって,ベース領域が縮小され,動作速度を規定す る要因となる寄生容量を大幅に低減することができた。また, エミッタ電極を MOS トランジスタのタングステンポリサ イドゲートと同時に形成することにより,マスク枚数の削減 を図った。

配線は3層メタル配線である。各メタル配線は、AICuと TiN 系からなる積層構造を採用することで高い信頼性を確 保した。また、1層配線下部の層間絶縁膜には、BPSG (Boro-Phospho Silicate Glass)膜のリフロー技術を用い、 バイポーラトランジスタによって生じる段差を平坦化した。 これによって、デザインルール上の制約も大幅に軽減するこ とができた。

5. 主要特性

このゲートアレーの特性を評価するための試作チップを作成した。このチップ写真を図7に示す。このチップの評価において、S/P、P/S回路を構成するECL部分のクリティカルパスの1.4GHz動作が確認できた。また、高速ECL出力バッファは振幅の面から1.1GHzまで動作している。図8に、622MHzでの出力波形を示す。

また, ECL 内部ゲート, ECL 入出力バッファ及び ECL-CMOS レベル変換回路の消費電力は, ほぼ設計値どおりの 結果が得られた。



図8.622 MHz信号のECL出力波形

6. むすび

622 Mbps インタフェースに対応できる LSI としては世 界最大級の 600 Kゲート規模で、低消費電力化を図った $0.5 \mu m$ BiCMOS ゲートアレーを開発した。試作チップの 評価から、622 MHz の信号を扱うには十分な性能があるこ とが分かった。実際にこのゲートアレーを使用して、B-ISDN 622 Mbps ATM (Asynchronous Transfer Mode) インタフェースの TC (Transmission Convergence) サブ レイヤ機能を持つLSIを作成している。

今後は、このゲートアレーを使用して高速・低消費電力 LSIの製品展開を図る予定である。

参考文献

- (1) 植田昌弘, 埴渕敏明, 東谷恵市, 川畑英雄, 飛田康
 夫:広帯域 ISDN 対応 BiCMOS LSI, 三菱電機技報,
 67, No.3, 274~277 (1993)
- (2) 久保和夫,東坂範雄,植田昌弘,岡田克也,武内良 祐:SDHインタフェース用LSI, 三菱電機技報,68, No.6,573~577 (1994)
- (3) 大久保啓示,小崎成治,部谷文伸:32並列処理による
 622 Mb/s ATM インタフェース回路の試作,1995年
 電子情報通信学会総合大会,B-595,41 (1995)
- (4) 荒川隆彦,前野秀史,東谷恵市,斉藤 健,加藤周
 ー:0.5μm CMOS ゲートアレー,三菱電機技報, 67, No.3, 234~237 (1993)
- (5) Denda, A., Yamada, K., Hatano, T., Okamura, H., Aoki, N., Iruka, M., Kusunose, N., Ogawa, H., Saigo, S.: A 270 ps/24,000 gate BiCMOS Gate Array, Proceedings of 1989 CICC, 8.4.1~8.4.4 (1989)
- (6) Hayakawa, Y., Hanibuchi, T., Sawada, K., Ueda, M., Suda, K., Kato, S.: 0.5 Micron Low - power BiCMOS Gate Array for B - ISDN 622 Mb∕s User - Network Interface, Proceedings of 1994 CICC, 607 ~ 610 (1994)

2.5Gbps変調器集積型半導体レーザ ^{石村栄太郎*}

1. まえがき

光ファイバを用いた公衆通信網では、国内外とも情報量の 増大に備えて、幹線系の高速化 (2.5 Gbps) が進められてい る。2.5 Gbpsの 光伝 送 は 国 際 標 準 規 格 の SDH (Synchronus Digital Hierarchy) や米国の標準規格 SONET (Synchronous Optical Network)等で採用されるなど、 世界の標準になっている。

現状のほとんどの2.5 Gbps光送信器には、半導体レーザ に注入する電流の変化によってレーザ光強度を変調する、い わゆる直接変調方式が採用されている。この場合、半導体レ ーザを2.5 Gbpsのような高速で変調すると、レーザ光の波 長が変動し(波長チャーピングと呼ばれる。)、これによって 伝送距離が制限される。これは、光ファイバ中では波長の相 違によって光の伝搬速度が異なるために、光源の波長が変動 するとパルス波形の変形・劣化が生じるからである。このた めに、直接変調方式では100 km程度が伝送限界であった。

一方,半導体レーザを一定強度で発振させておいて,光の 透過量を変化させることができる変調器を通すことによって 変調を行う外部変調方式では,変調時の波長変動が小さいた め,直接変調方式よりも長距離の伝送が可能である⁽¹⁾⁽²⁾。 しかし,外部変調方式では,変調器とレーザとの光結合が難 しく,直接変調方式と比較して光送信器の部品数が多くなる などコスト面でのデメリットがあり,従来は用途が限られて いた。このような外部変調方式のデメリットを克服するため には外部変調器と半導体レーザをワンチップ上に集積するこ とが必要であり,これらのモノリシック集積化に向けた研 究・開発が近年活発に行われている^{(3)~(6)}。





図1. 量子閉じ込めシュタルク効果の模式図

型レーザにおいて、多重量子井戸吸収層の最適化と変調器-レーザ間領域の高抵抗化を行った。これにより、2.5Gbps の伝送速度において、従来の直接変調方式と比べて、約4倍 の長距離伝送が可能となった。

木村達也*

板垣卓士*

竹見政義*

2. 設 計

2.1 量子井戸構造の検討

半導体変調器において、量子閉じ込めシュタルク効果 (Quantum Confined Stark Effect)を用いたものは、低 い動作電圧で高い消光比 (ON時と OFF時の光透過量の 比: Extinction Ratio)が得られるため、高速伝送に適し ている。量子閉じ込めシュタルク効果とは、多重量子井戸層 (Multi Quantum Well)に電界を印加するとエキシトンの エネルギーレベルが変化する現象をいう(図1)。エキシト ンのエネルギーレベルが変化すること、エキシトンによる吸収 波長が変化(長波長側へシフトする。:図2)し、その結果、 光の透過量が変化する。電界によるエキシトンのエネルギー レベルのシフト量 ΔE は、多重量子井戸構造に依存し、電 界が小さい場合は以下の近似式で与えられる⁽⁷⁾。

$$\Delta E \propto - \frac{m^* e^2 F^2 L_z^4}{h^2 / 4\pi^2} \quad \dots \qquad (1)$$

ここで、 m^* は正孔又は電子の有効質量、Fは電界、 L_z は量子井戸幅である。式(1)から、エキシトンのエネルギー レベルのシフト量 ΔE は量子井戸幅 L_z の4乗に比例するの で、 L_z をできるだけ大きくすることが必要である。

一方,エキシトンの吸収係数*a*は,式(2)で示されるよう に,正孔と電子の波動関数の重なり積分に比例する。

 $a \propto |\int \psi_{e}(z) \psi_{h}(z) dz|^{2}$ (2)



図2.量子井戸の吸収スペクトル

三菱電機技報・Vol.70・No.3・1996

ここで、 $\psi_{e}(z) \geq \psi_{h}(z)$ は電子と正孔の波動関数である。 量子井戸に電界を印加した場合、図1に示すように、正孔と 電子は互いに逆方向のバリヤ層へ押し付けられる。このよう に、電界印加時には正孔と電子の波動関数の重なり積分は小 さくなり、エキシトンによる光の吸収が減少する。特に井戸 幅 L_{z} が大きい場合には(図(c))、前記のように ΔE は大き くなるが、重なり積分が小さくなるために、エキシトン吸収 が減少してしまう。

また、変調器が OFF時 (電界印加時: $F \neq 0$)のエキシト ンの吸収波長 λ_{ex} と変調されるレーザ光の波長 λ_{mod} がおお







図4. 変調器集積型レーザの模式断面図

よそ等しく ($\lambda_{mod} = \lambda_{ex}$)なるように、変調器のバンドギ ャップを設定する必要がある (図 2)。このように、エキシ トンのエネルギーレベルのシフト量 ΔE の観点、電子とホ ールの波動関数の重なり積分の観点と変調される光の波長 λ_{mod} の観点から、最適な井戸幅 L_z が決定される。

例えば、無ひずみのInGaAsとInGaAsP($\lambda_{g} = 1.18$ µm)をそれぞれ井戸層とバリヤ層とする量子井戸の場合について、1.55 µmの波長における消光比を計算した結果を図3に示す。消光比は井戸幅が4.5 nmのときピークの値を示す。この結果から、今回試作した変調器では井戸幅を4.5 nmに設定した。

2.2 変調器-レーザ間分離抵抗の増大

変調器集積型レーザの模式断面図を図4に示す。変調器を レーザと集積する場合の課題は、両素子間の光及び電気的干 渉をどのように抑えるかにある。光の干渉は、変調器の前端 面から反射してレーザに戻ってくる光の量が、変調器の ON /OFFに合わせて増減するために生じる。レーザへの戻り 光が増減すると、レーザ光の波長変動が発生して伝送特性を 損なう。変調器端面の反射率を抑えるために、0.5%の反射 防止コーティングを施した。

電気的な干渉は、変調器-レーザ間の抵抗の低い層を伝っ て流れるリーク電流によって生じる。変調器からレーザへの

> 変調電流の漏れは、戻り光の場合と同様に、レ ーザ光の波長変動の原因となる。変調器とレー ザを結ぶ抵抗の最も低い層は、n型 InP層(ホ ールトラップ層)である(図5)。変調器に印加 された高周波は、p型InP層からこのホールト ラップ層へ流れる。この対策として、p型 InP 層とホールトラップ層の間に半絶縁性 InP層 を挿入した(図5)。これにより、p型 InP層と ホールトラップ層間の接合容量が減少し、ホー



図5. 新電流狭さく(窄)構造による電気的アイソレーション制御

2.5Gbps変調器集積型半導体レーザ・石村・宮崎・青柳・木村・板垣・竹見

ルトラップ層へ流れ込む高周波電流が減少する。実際に測定 したところ、変調器-レーザ間の干渉が5dB改善されるこ とが分かった(図6)。

3. 素子作製

試作した変調器集積型レーザの構造図を図7に示す。n型 InP基板上に, MOCVD (Metal Organic Chemical Vapor Deposition)法を用いて, SiO₂ をマスクとする選 択領域成長 (Selective Area Growth)により, バンドギ ャップの異なるレーザの活性層と変調器の吸収層とを同時に 成長させた。

選択領域成長とは、ウェーハ上で成長防止マスク(SiO₂ 等)を付けた部分近傍での結晶成長速度がマスクから十分離 れた場所の成長速度よりも速くなる性質を利用したものであ る。

この選択領域成長を量子井戸層形成に適用すると、一回の 成長でウェーハ面内に井戸幅 (バンドギャップ)の異なる領 域が形成できる。活性層 (吸収層) は井戸層とバリア層がそ れぞれ InGaAs ($\lambda_g = 1.67 \mu m$) と InGaAsP ($\lambda_g = 1.18 \mu m$)からなり、井戸層数は8、変調器部の井戸幅は選択領 域成長によって4 nm、4.5 nm、5 nm ($\lambda_g = 1.51 \mu m$)の 3仕様を作製した。レーザ部の井戸幅は7.5 nm ($\lambda_g = 1.55 \mu m$)になるよう、選択領域成長マスクパターンを設定した。 当社独自の埋込み型回折格子 (Buried Grating)⁽⁸⁾を活



図6. 変調器とレーザ間のアイソレーション



図7.外部変調器集積型レーザ

性層(吸収層)の上部全面に形成した後,変調器部とアイソ レーション部の回折格子をエッチングによって除去した。回 折格子の結合定数 κLは副モード抑圧比が大きくなるよう 1.0に設定した。ブロック層は前記のように半絶縁性 InP/ n-InP/半絶縁性 InPからなる3層構造である。コンタクト 層 (p-InGaAs)を全面に形成した後,アイソレーション部 のみコンタクト層を除去した。

変調器, アイソレーション部, レーザ部の長さはそれぞれ 200 μm, 50 μm, 350 μmであり, 変調器とレーザ間のア イソレーション抵抗は約3 kΩである。変調器端面とレーザ 端面には, それぞれ0.5%の低反射率コーティングと90% の高反射率コーティングを施した。

4. 評価結果

4.1 静特性

試作した素子の発振波長は1.55 μ m, しきい値は15mA, 5mW出力時の動作電流は80mA (変調器のバイアス電圧: $V_{mod} = 0$ V)であった。図8に示すように、変調器の消光比 として、-2.5 Vバイアス時で15 dBが得られ、一般に必要 とされる13 dBを満たした。変調器のみを分割して両面を低 反射コーティングした後、波長可変光源を用いて消光比 (at



図 8. 消光特性



図9. 消光比の井戸層幅依存性

 V_{mod} =-2V)の波長依存性を調べた結果を図9に示す。井 戸幅をパラメータとしてプロットとすると、図のように消光 比がピークとなる波長は井戸幅に依存することが分かる。設 計値 (井戸幅=4.5 nm)にほぼ一致する5 nmの井戸幅のと き、1,540 nmの波長で消光比がピークになった。

4.2 動 特 性

この素子の周波数応答は、図10に示すように、広帯域 (遮断周波数=7~8GHz)で2.5Gbpsの伝送に十分な特 性である。遮断周波数は、CR時定数から求められる値(= 8GHz)にほぼ一致する。2.5Gbps変調時の波長スペクトル を図11に示す。2.5Gbps変調時にも単色性は確保されてお り、副モード抑圧比は40dB以上が得られている。

変調時に変調器からレーザへ高周波電流が漏れるとレーザ が変調を受け、波長変動が生じる。この変調器集積型レーザ では、前記のように3層構造 (2.2節参照)の半絶縁性 InP ブロック層を使用しているので、変調器とレーザ間の高周波 での干渉は少なく、変調時の波長変動量は 20 pm と非常に 小さい値であった。この値は、半導体レーザを直接変調する 場合の数十分の1の値である。変調器の波長変動の度合いを 示す指標として α パラメータが用いられ、 α が大きいほど伝 送可能な距離が短くなる。波長変動量から見積もられる α パラメータは0.2より小さく、伝送特性シミュレーションで







図11. 変調時のスペクトル

2.5Gbps変調器集積型半導体レーザ・石村・宮崎・青柳・木村・板垣・竹見

は400km伝送後も最小受信感度の劣化(パワーペナルティ)がほとんど生じないと考えられる(図12)。したがって, 従来の半導体レーザ直接変調方式と比較して,約4倍の長距 離伝送が可能である。

2.5 Gbps変調時のアイパターンを図13に示す。立上り時間と立下り時間はともに 50 psであった。図14 に伝送試験結果を示す。170 km伝送後 (PRBS 2²³-1)の最小受信感度の 劣化量は0.4dBであった。

5. 信頼性試験結果



図12. 2.5Gbps伝送特性シュミレーション



図13.2.5Gbpsでのアイパターン



図14. 伝送試験結果(2.5Gbps, 170km)



図15. 寿命試験結果

図15に、試験温度40℃での信頼性試験結果を示す。変 調器バイアスが0V時に前端面出力光が2.5mWになるように定出力通電を行った。後面から出る光で出力モニタを行い、変調器には常に1Vのバイアスを印加した。2,300時間 経過後、動作電流、消光比ともに変化が認められなかった。

6. む す び

幹線系光ファイバシステムの光源として,2.5Gbpsの長 距離伝送が可能な外部変調器集積型レーザを開発した。

このレーザでは、多重量子井戸光吸収層の最適化と、変調 器とレーザ間の分離抵抗の高抵抗化により、伝送距離を制限 する変調時の波長変動量を20pmにまで抑制することがで きた。この波長変動量から見積もると、従来の半導体レーザ 直接変調方式の4倍に相当する400km以上の伝送が可能で ある。

参考文献

- Mitomi, O., Nojima, S., Kotaka, I., Wakita, K., Kawano, K., Naganuma, M.: Chirping Characteristic and Frequency Response of MQW Optical Intensity Modulator, J. Lightwave Technol., 10, No.1, 71~76 (1992)
- (2) Yamada, K., Murai, H., Nakamura, K.,

Satoh, H., Ozeki, Y., Ogawa, Y.: 10-Gbit/sEA Modulator Module with a Polarization Dependence of less than 0.3 dB, OFC '95 Technical Digest TuF4, $24 \sim 25$ (1995)

- (3) Aoki, M., Sano, H.: High-performance Modulator / Integrated Light Sources grown by an In-plane Band-gap Energy-control Technique, OFC'95 Technical Digest TuF5, 25~26 (1995)
- (4) 井元康雄,阪田康隆,山崎裕幸,加藤友章,山口昌幸, 小松啓郎,北村光弘,蓮見秀世:低電圧駆動・高出力 DFB-LD/変調器集積化光源,1995年春季電子情報通 信学会,C-347 (1995)
- (5) Morito, K., Sahara, R., Sato, K., Kotaki, Y., Soda, H.: High Power Modulator Integrated DFB Laser Incorporating Strain-compensated MQW and Graded SCH Modulator for 10 Gbit / s Transmission, Electronics Letters, 31, No.12, 975~976 (1995)
- (6) Johnson, J.E., Morton, P.A., Nguyen, T., Mizuhara, O., Chu, S.N.G., Nykolak, G., Tanbun-EK, T., Tsang, W.T., Fullowan, T. R., Sciortino, P.F., Sergent, A.M., Wecht, K.W., Yadvish, R.D.: 10 - Gbit / s Transmission using an Integrated Electroabsorption-Modulator / DFB Laser grown by Selective - area Epitaxy, OFC '95 Technical Digest TuF 2, 21 ~ 22 (1995)
- (7) 多田邦雄:光交換用光デバイス,光スイッチング技術研 究会資料,PST 91-31,13~27 (1991)
- (8) Takemoto, A., Sakakibara, Y., Nakajima, Y., Fujiwara, M., Kakimoto, S., Namizaki, H., Susaki, W.: 1.3µm InGaAsP / InP Distributed-feedback p-substrate Partially inverted Buried - heterostructure Laser Diode, Electronics Lett., 23, No.11, 546~547 (1987)

CATV用DFB-LDの高CNR化

南原成二* 山下光二* 渡辺 斉**

1. まえがき

CATVの歴史は古く、米国においては1950年ごろから 同軸ケーブルを用いたシステムがスタートした。その後、 1985年ごろから光ファイバの導入が加速的に進められ、現 在は、大半が光ファイバと同軸ケーブルのハイブリッドシス テムである。また、システムの光化によって性能・信頼性が 向上した。その結果、映像チャンネル数もここ数年の間に 20チャンネル→42チャンネル→60チャンネル→77チャン ネル→110チャンネルへと増加している。さらに最近では、 TV 信号を送信するだけでなく、ビデオ、データ、ホーム ショッピング等のサービスや、音声・情報等の双方向通信機 能をこの CATVシステムに付加させる形でマルチメディア 化が進められている。

多チャンネルの TV映像信号伝送用光源としては, DFB-LD (Distributed Feedback-Laser Diode) が使用されて いる。現在の CATV システム構成では, この DFB-LDの 性能がシステム全体の性能を左右する。

本稿では、CATV用光源への要求性能とDFB-LD構造 パラメータの関係を明確にし、特に、今回開発した素子の搬 送波対雑音比CNR (Carrier to Noise Ratio)を中心に評 価結果をまとめ、今後の開発指針について述べる。

2. CATV市場動向

2.1 光・同軸ハイブリッドCATVシステム

図1に,光ファイバ導入によるCATVシステムの変化を示す⁽¹⁾。旧来のシステムでは,テレビ局(ヘッドエンド: HE)から家庭まで長い同軸ケーブルと多数の増幅器をカスケード接続していた。これに対して光・同軸ハイブリッドシステムでは,HEからノードまで光ファイバで伝送した後,ノードで光/電気(O/E)変換し,そこから各家庭までは既設の同軸ケーブルで伝送する。この光・同軸ハイブリッドシステムの特長は以下のとおりである。

- 光ファイバ長距離伝送が可能となり、サービスエリアが 拡大
- (2) 増幅器台数減で CNR が改善され, 伝送画質が向上
- (3) 増幅器台数減/伝送経路スリム化による信頼性の向上
- (4) メンテナンス頻度が減少できて経済的
- (5) 双方向通信に対応可能
- 2.2 伝送信号の周波数分配

CATVサービスも多様化しつつある。図2に, CATV システムの周波数分配推移を示す。まず画像伝送チャンネル 数は年々増加し,現在は77チャンネルが主流である。さら に,周波数帯域550~750 MHzでは,見たい時に見たいビ デオが見られるディジタル画像圧縮技術を用いた VOD (Video on Demand)や,周波数帯域10~50 MHzを家 庭からの上り回線として用いたデータや音声等の双方向通信 の検討が進んでいる。

このような光・同軸ハイブリッド CATV システムでのサ ービス拡充とともに、光源である DFB-LDや増幅器に要求 される性能はますます厳しくなっている。伝送チャンネル数 の増加とともに各チャンネル帯内に落ちるビート数が増える ため、2次相互変調ひずみ CSO (Composite Second Order) や3次相互変調ひずみ CTB (Composite Triple Beat) は劣化する。また、使用周波数が高くなることによ る CSO, CT Bのひずみ特性や CNRの雑音特性が劣化す る。すなわち、77 チャンネル伝送でも 20 チャンネル伝送時 と同一画質を満足させるためには、DFB-LDや増幅器の性 能改善が必す (須) である。

3. CATV用光源に要求される性能

3.1 要求性能



(a) 同軸ケーブルによるCATV映像分配



⁽b) 光・同軸ハイブリッドによる映像分配 図1. 光ファイバ導入によるCATVシステムの変化

*高周波光素子事業統括部 **光・マイクロ波デバイス開発研究所



図2. 多チャンネル化と周波数配列推移

表1. CATV用DFB-LDに要求される性能

項目 記号 条件 規格値 ①しきい値電流 I_{th} CW <30mA ②動作電流 I_{op} CW, $P_o=10mW$ <60mA ③発振波長 λ_p CW, $P_o=10mW$ 1,290~1,320nm ④サイドモード抑圧比 SMSR CW, $P_o=10mW$ >35dB ⑤水平ビーム半値全角 $\theta_{\prime\prime}$ CW, $P_o=10mW$ <40°			動作	ケース温度 $T_{c}=25^{\circ}$
①しきい値電流 I_{th} CW <30mA ②動作電流 I_{op} CW, $P_o=10mW$ <60mA	項目	記号	条件	規格値
②動作電流 I_{op} CW, $P_o = 10 \text{mW}$ <60 mA ③発振波長 λ_p CW, $P_o = 10 \text{mW}$ 1,290~1,320 nm ④サイドモード抑圧比 SMSR CW, $P_o = 10 \text{mW}$ >35 dB ⑤水平ビーム半値全角 θ_{\parallel} CW, $P_o = 10 \text{mW}$ <40°	①しきい値電流	I th	CW	<30mA
③発振波長 λ _P CW, P _o =10mW 1,290~1,320nm ④サイドモード抑圧比 SMSR CW, P _o =10mW >35dB ⑤水平ビーム半値全角 θ _H CW, P _o =10mW <40°	②動作電流	I op	CW, $P_o = 10 \text{mW}$	<60mA
④サイドモード抑圧比 SMSR CW, $P_0 = 10$ mW >35dB ⑤水平ビーム半値全角 $\theta_{\prime\prime}$ CW, $P_0 = 10$ mW <40°	③発振波長	λթ	CW, $P_o = 10 \text{mW}$	1,290~1,320nm
⑤水平ビーム半値全角 $\theta_{\#}$ CW, $P_0 = 10$ mW <40°	④サイドモード抑圧比	SMSR	CW, $P_{o} = 10 \text{mW}$	>35dB
	⑤水平ビーム半値全角	θ"	CW, $P_0 = 10 \text{mW}$	<40°
(6) 垂直ビーム半値全角 θ_{\perp} CW, $P_{0} = 10 \text{mW}$ <45	⑥垂直ビーム半値全角	θ_{\perp}	CW, $P_0 = 10 \text{mW}$	<45°
⑦搬送波雑音比 CNR 77チャンネル伝送 55dB	⑦搬送波雑音比	CNR	77チャンネル伝送	55dB
⑧2次相互変調ひずみ CSO NTSC55.25~ <-60dBc	⑧2次相互変調ひずみ	CSO	NTSC55.25~	<-60dBc
⑨3次相互変調ひずみ CTB 547.25MHz <-65dBc	⑨3次相互変調ひずみ	CTB	547.25MHz	<-65 dBc
⑩スロープ効率 η CNR,CSO,CTB が規格を満足する 光出力 >0.35mW/mA		η	CNR,CSO,CTB が規格を満足する 光出力	>0.35mW/mA

CATV用光源である DFB-LDに要求される性能を表1 にまとめた。項目①~⑥は、CATV用に限らず一般的に 要求される性能である。画質を劣化させることなく映像信号 を伝送するために CATV用光源として重要なパラメータは まず低ひずみ特性であり、2次相互変調ひずみ CSO は - 60 dBc 以下、3次相互変調ひずみ CTB は - 65 dBc 以下が要 求される。

また,光ファイバの伝送距離を延ばしたり分岐させること による信号強度の低下の対策として,55dB以上の大きな CNRが光源に必要となる。さらに,DFB-LDをドライブ する駆動回路の制限から,バイアス電流としきい値電流の差 が50mA以下の範囲でこれらの性能を満足しなければならず, 必然的に0.40mW/mAレベルの高スロープ効率ηが必要 となる。

3.2 CNRと各パラメータ

上述した CATV 用光源としての種々のパラメータは, 個々に独立したものでなく,互いに密接な関連がある。そこ で,これらの関係を十分に把握して開発の指針としなければ ならない。

表2に、これらのパラメータの重要な関係式を示す。 CNRの理論値は式(1)で与えられる。すなわち、CNRは光

> 源である DFB-LDの特性だけでなく, 受光素子であ る PD (Photo Diode) 及び増幅器の特性まで関連す る。また,式(2),式(4),式(5)から分かるように, CNR, CSO, CTB はすべてキャリア当たりの変調 度 mの関数である。DFB-LDを駆動する変調電流 を大きくすると光信号が大きくなり,その結果, CNRが大きくなる。その反対に変調電流が大きくな ると,その変調電流領域での光出力-電流 (P-I)特 性の曲がりが大きくなり,CSO,CTBが劣化する。 すなわち,CNRとCSO,CTB は変調度 mに対し てトレードオフの関係がある。

> 以上を整理すると,高CNR化のためには,①低ひ ずみ化による変調度 *m* の向上,②高スロープ効率/ 高出力化による PDの受光光出力 *P*_{in} 向上,③DFB-

表2. 各パラメータの関係式

$CNR = \frac{1/2(m \cdot R_{\rm s} \cdot P_{\rm s})}{\{RIN \cdot P_{\rm s}^2 \cdot P_{\rm in}^2 + 2q(R_{\rm s} \cdot P_{\rm in} + P_{\rm s})\}}$	$\frac{(1)^{2}}{(1)^{2}} + 4KT \cdot F \swarrow R_{1} B \qquad (1)$
$\propto 20 \log m$ ·····	
$P_{\rm in} = P_{\rm o} \cdot \eta_{\rm f} \cdot 10^{-\rm LB/10} \cdots \cdots$	
$CSO \propto 20 \log m$	
$CTB \propto 40 \log m$	
m :1チャンネル当たりの変調度	I d : PDの暗電流
<i>RIN</i> :DFB-LDの相対強度雑音(dB/Hz)	K :ボルツマン定数1.38×10 ⁻²³ (J/K)
P _{in} : 光信号受光PDの受光光出力(W)	T :周囲温度(K)
R _s : PDの受光感度(A/W)	R ₁ :PDの負荷抵抗(Ω)
B :1チャンネル当たりの映像帯域幅 4MHz	F :受信機増幅器の雑音指数
q :電荷素量 1.6×10 ⁻¹⁹ (C)	L _B :光損失許容量(dB)
P。 : レーザの光出力(W)	ηι:ファイバとの結合効率

LD 自身の低 RIN 化が検討課題として挙げられる。

4. CATV用DFB素子構造

図3に、今回開発した当社のCATV用DFB-LDの構造 を示す。結晶はすべて有機金属気相成長 MOCVD (Metal Organic Chemical Vapor Deposition)法で形成し、FS BH (Facet Selective Growth Buried Heterostructure)型と呼ぶ当社独自の構造⁽²⁾を採用した。この製法によ ってリークパス幅と呼ばれる活性層とn型 InP電流ブロッ ク層の距離を 0.1μ m程度まで狭く制御でき、その結果、ひ ずみ発生の要因の一つであるリーク電流⁽³⁾による光出力-電流特性の曲がりを改善できた。また、空間的ホールバーニ ングによる光出力-電流特性の曲がりを抑えるために埋込み 型の回折格子構造を採用し⁽⁴⁾、結合定数 *κL*は1とした。活 性層には多重量子井戸 (MQW)構造を採用したことにより、 ひずみの発生要因の一つでもある緩和振動周波数⁽⁵⁾も向上



図3. CATV用低ひずみレーザの構造



図4. 光出力及びスロープ効率特性

した。しかしながら、開発当初はスロープ効率 η の改善効 果⁽¹⁾が小さく、要求仕様を満足できる素子がなかなか得ら れなかった。

今回は、高スロープ効率化を目的として、多重量子井戸活 性層の井戸数、層厚及び共振器長等のチップ構造パラメータ の最適化を実施し、光の吸収損失を大幅に低減した。図4に、 今回開発したDFB-LDの光出力及びスロープ効率-電流特 性例を示す。FSBH構造採用により、リーク電流が低減さ れたことを反映して、光出力-電流特性の直線性が良くなり、 高出力領域までスロープ効率の変化量が小さい。また、スロ ープ効率中心のチップ構造パラメータの最適化により、従来 のバルク型活性層の0.25 mW/mAから0.40mW/mA へと約50%の大幅な改善ができた。

5. 素子特性

5.1 素子評価結果(CSO, CTB, CNR)

図 5(a)に、前章で述べた製法で作成した DFB-LDを 77 チャンネルの CATV サブキャリアで直接変調したときの CSO、CTB 及び CNRのバイアス電流 I_b 依存性例を示す。 ここでは、チャンネル当たりの変調度を m = 3.5% 固定と した。CNR は周知のとおり、バイアス電流 I_b の増加に伴 って変調電流も増加するため、単調に大きくなる。一方、



(a) 変調度m=3.5%



CSOは下に凸の形状を示し、あるバイアス電流で最良値が 得られる。CTBのバイアス電流依存性はCSOに比べて小 さい。この結果を表2の変調度 $m \ge CSO$, CTB, CNR との関係式を用いて、より実システムに近い条件である CN R = 55 dBに換算した結果を図5(b)に示す。バイアス電流 が小さい領域では、CNRを55 dBにするため変調信号強度 すなわち変調度 $m \ge 3.5\%$ より大きくする必要があり、そ の結果、CSO及び CTB は悪化する。反対にバイアス電流 が大きい領域では、CSO及び CTB は良くなる。このサン プルの場合は、バイアス電流 $I_b = 55 ~ 65 \text{ mA}$ の範囲で、 要求性能 CNR = 55 dB, CSO < - 60 dBc, CTB < - 65 dBcを満足する。

図 6(a), (b)に,先ほどと同一サンプルを 42 チャンネル, 変調度 m = 3.5%で評価し,CNR = 55 dB 換算した CSO, CTB と 77 チャンネル変調時の CSO,CTBの相関を示す。 42 から 77 チャンネルに伝送チャンネル数が増すことにより, CSO は約 5 dB,CTB は約 8 dB 劣化する。これは、チャ ンネル数が増えても同じ画質を得るには、光源である DFB-LD にはより厳しい性能が要求されることを意味する。

図7には、同一サンプルで評価したCSO、CTB及び







図6.42チャンネルと77チャンネルのひずみ特性比較

CNRの変調度 m 依存性を示す。測定条件は、77チャンネ ル変調、バイアス電流 $I_b = 58$ mA である。理論的には CSO と CNR は 20 log m に、CTB は 40 log m に比例する とされている。しかしながら、この理論値と実測値がフィッ トするのは変調度 m が 4%程度までであり、それ以上の変 調度ではいずれも理論値よりも大きく悪化する。これは、 77 チャンネル信号の変調度 4%以上では、全チャンネルの 変調電流の実効値がレーザのしきい値電流以下に振り込まれ るためである。したがって、この 77 チャンネル伝送で CNR > 55 dB, CSO <-60 dBc を満足するための変調度 m としては、3~4%の狭い領域でしかないのが実体である。 5.2 高CNR化

このように、レーザを駆動する変調度 m が最大で4%程 度までしか使用できないことと、レーザドライブ回路の変調 電流制限から、高 CNR化には必然的に高スロープ効率化が 必要とされる。図8に、バルク型活性層構造の従来品と、今 回開発した多重量子井戸型活性層構造を採用した FSBH 品 の、CNRのバイアス電流 I_b 依存性を示す。測定条件は、 77 チャンネル変調、変調度 m = 3.5%である。FSBH 品 は従来品に比べて約3 dBの改善結果が得られた。



図1. CSO, CTB, CNRの変調度依存性



図8. 従来品と開発品のCNR特性



図9.素子構造によるRIN特性

図 9 に、CNR改善の一つのパラメータであるレーザ単体 の相対雑音強度 RIN 評価結果を示す。測定は光出力 $P_o =$ 10 mW 及び実使用条件に近いしきい値電流 $I_{th} + 35$ mAの 2条件で行った。測定周波数は、77 チャンネル伝送での最も 高い周波数の 550 MHz とした。従来品と FSBH 品を比較 すると、 $P_o = 10$ mW の同一光出力では優位差はないが、 $I_{th} + 35$ mA では FSBH 品で約 1 dB/Hz 程度改善する。 これは、FSBH 品はスロープ効率が高いため、 $I_{th} + 35$ mA での光出力が従来品に比べて大きいからである。

今回開発した FSBH 品では RIN 改善は特に検討してい ないが、今後更なる高 CNR 化のためには、低雑音化を目的 としたチップ構造パラメータの設計も必要である。

6. む す び

CATV 用光源に要求される性能とその関連性をまとめ, 高スロープ効率化を中心にチップ構造パラメータの最適化を 進めた。その結果,77 チャンネル変調時の CNR = 55 dB, CSO <- 60 dBc, CTB <- 65 dBc の特性を持つ素子が 得られた。ただし、実際に得られた素子の性能は要求性能に 対してほとんどマージンがないのが実状であり、今後更なる 改善を進めていく予定である。

また、今回は LD 素子単体の内容しか述べていないが、実際の CATV システムでは、伝送路上に存在する光コネクタ や長距離光ファイバ自身からの反射戻り光によるひずみや雑音特性の劣化が起きる。今後の素子開発・改善には、これらの影響も考慮する必要がある。

参考文献

- 山下光二,武本 彰,八田竜夫,足立明宏:CATV用 低ひずみDFBレーザとそのモジュール,三菱電機技報, 68, No.6,554~558 (1994)
- Ohkura, Y., Kimura, T., Nishimura, T., Mizuguchi, K., Mutotani, T.: Low Threshold FSBH Laser on p-InP Substrate Grown by All-MOCVD, Electron Lett., 28, 1844~1845 (1992)
- (3) Lin, M.S., Wang, S.J., Dutta, N.K.: Frequency Dependence of Harmonic Distortion in InGaAsP Distributed Feedback Lasers, Technical Digest of OFC'90, 215 (1990)
- (4) 榊原 靖,柿本昇一,武本 彰:光CATV用DFBレ ーザ,三菱電機技報,64,No.10,851~855 (1990)
- (5) Darcie, T.E., Tucker, R.S.: Intermodulation and Harmonic Distortion in InGaAsP Lasers, Electron Lett., 21, No.16, 665~666 (1985)

Dual Gate HEMTを用いた Q帯低雑音可変利得増幅器MMIC

柏 卓夫* 小丸真喜雄[;] 加藤隆幸* 高木 直** 吉田直人*

1. まえがき

近年,情報社会が進展し,通信機器に対する需要が高まっ ている。今後は,各種通信機器もマルチメディアへの対応が 要求され,高速大容量化が求められている。このような伝送 システムには,通信帯域の広帯域化が必要とされるためマイ クロ波帯では対応しきれず,ミリ波の利用が検討されている。 1993年に郵政省が,59~64 GHzを開発目標周波数帯に, そのうちの59~60 GHzを実験周波数帯に割り当てるガイ ドラインを示した。このような状況下で,ミリ波回路に関す る研究は,近年のヘテロデバイスの高性能化とあいまって, 盛んに行われている。

ミリ波帯は大容量通信には魅力的な周波数ではあるが、そ の波長が1cm以下と短く、波長の大きさに対して素子の大 きさが無視できないため、高精度の組立加工が要求される。 このためには、回路素子の半導体技術によるモノリシック化 が有効である。

MMIC (Monolithic Microwave IC) は、従来の HMIC (Hybrid Microwave IC) に比べてワイヤなどによる接続 部分を少なくでき、かつ半導体回路との接続に起因する寄生 リアクタンスの影響を少なくできる。このため、信頼性及び 量産性が高いという利点がある。

ミリ波帯での MMIC 開発の課題は,高利得・低雑音な特 性を持つトランジスタの開発,整合回路の低損失化,トラン ジスタなどの素子の正確なパラメータの把握などが挙げられ る。ミリ波帯で利用されるデバイスでは,GaAs基板や InP 基板を用いた HEMT (High Electron Mobility Transistor) がある。

当社ではミリ波帯の素子として HEMTの開発を進めてお り,60 GHz における最小雑音指数は、GaAs系 HEMTで は1.6 dB⁽¹⁾, InP系 HEMTでは 0.9 dB⁽²⁾と世界トップ レベルの性能を達成している。しかし、ミリ波帯において増 幅器などを設計する際に必要である雑音パラメータなどの設 計パラメータは、直接測定によって求めることが測定系の損 失や素子の安定性などの点から難しい。このため、安定にか つ比較的容易に測定できるマイクロ波帯での実測値から計算 によって設計パラメータを求めることが有効である⁽³⁾。

一方,マイクロ波帯では、将来の衛星通信における温度補 償やレーダシステムにおける出力補正を行うための利得制御 に関する研究が行われている。この利得制御には、Dual Gate構造やカスコード接続型のトランジスタがよく用いら れる⁽⁴⁾。しかしながら、ミリ波帯での利得制御に関する研 究はまだほとんど行われていない。また、ミリ波帯で低雑音 特性を持つ可変利得増幅器の検討例はない。

今回, Single Gate HEMTを用いた超低雑音 MMIC 増 幅器と Dual Gate HEMTを用いた可変利得増幅器 MMI Cを開発することにより,Q帯 (40~50 GHz)において利 得 20 dB, 雑音指数 $1.8 \sim 2.5$ dB, 利得制御範囲 30 dB以 上と良好な特性を持つ可変利得増幅器を実現した。この増幅 器の特性は,同帯域で発表されている InP系 HEMTを用 いた低雑音増幅器と同等の,世界トップレベルの性能であ る ⁽⁵⁾⁽⁶⁾。

本稿では、低雑音HEMTの素子モデリング、Dual Gate HEMTの構造,及びそれらのMMICへの適用例について 述べる。

2. Q帯可変利得増幅器の設計

図1に、開発した可変利得増幅器の構成を示す。可変利得 増幅器は、低雑音特性と利得制御機能を同時に実現するため に、Single Gate HEMTを用いた低雑音増幅器 MMICと、 Dual Gate HEMTを用いた可変利得増幅器 MMICに分 けて構成した。

2.1 デバイスモデリングと低雑音増幅器MMICの設計

ミリ波帯において MMICを設計・試作する場合,設計に 用いる Sパラメータは,オンウェーハ測定技術の向上によ って W帯 (75~110 GHz) まで可能になっている⁽⁷⁾。しか しながら,低雑音特性を解析するための雑音パラメータ(最 適電源インピーダンスなど。)は市販の高精度測定装置を用 いてもミリ波帯での実測が困難であり,26 GHz までが現状 の限界となっている。このため,前段に設置する低雑音増幅 器 MMICの設計には,実測可能なマイクロ波帯のパラメー タから計算によってミリ波帯での設計パラメータを求める手 法を用いた。

低雑音増幅器 MMICの設計に用いた能動素子は、Single



図1.Q帯可変利得増幅器の構成

三菱電機技報・Vol.70・No.3・1996

Gate構造の AlGaAs/InGaAs Pseudomorphic HEMT であり、そのゲート長及びゲート幅はそれぞれ0.15µm及 び80µmである。図2に断面構造図を示す。ミリ波におい ては、素子の寄生抵抗を低減することが利得特性及び雑音特 性の向上に大きく寄与する。このため、ゲートの断面はゲー ト抵抗を低減するために T型構造とした。T型ゲートの形 成は、電子ビーム (EB) 露光と光学露光を組み合わせた光・ EBハイブリッド露光法で行った⁽⁸⁾。図3に、小信号等価回 路パラメータ及び雑音パラメータを抽出するフローを示す。

先にも述べたが、ゲート抵抗などのFET (Field Effect Transistor)の寄生パラメータは雑音特性に大きく影響する ため、この寄生パラメータを正確に求めることが雑音モデリ ングを行う上で重要である。寄生パラメータを正確に求める ため、小信号等価回路パラメータの抽出はコールドバイアス 状態(ドレイン-ソース間電圧0V)におけるFETのSパラ メータを測定し、バイアスに依存しない寄生パラメータを計 算によって求めた。次いで、得られたパラメータからなる外 部寄生回路を動作点で測定したSパラメータから取り除く ことで、真性部のパラメータを計算して求めている。雑音パ ラメータは、実測可能な周波数(例えば12GHz)における 実測値から相関雑音行列を求め、外部寄生回路の効果を取り



図2. Single Gate HEMTの断面構造



(a) S11とS22

図4.Sパラメータの実測値と計算値の比較(Single Gate構造)

除くことによって真性トランジスタ部での雑音パラメータを 求める⁽⁹⁾。

図4に、得られた小信号 Sパラメータと実測された Sパラ メータの比較を示す。周波数5~50 GHz にわたり、実測値 と計算値はよく一致しており、雑音特性に影響を与える外部 回路を正確に抽出できており、これによって雑音パラメータ も正確に求めることができる。また、得られた雑音パラメー タの妥当性を評価するために、素子の最小雑音指数の周波数 特性を測定した。最小雑音指数は、スカラ量であるため、チ ューニングによって 30 GHz以上のミリ波でも精度良く実測 することが可能である。図5に、測定結果と計算値を比較し て示す。60 GHz のミリ波帯においても実測値と計算値はよ く一致しており、得られたパラメータの妥当性が評価できた。 低雑音増幅器 MMICは、1段のシングルエンド型である。 先に述べたデバイスモデリングによって得られたパラメータ を基に整合回路の設計を行った。整合回路はオープンスタブ

で構成しており,整合条件は雑音指数と入力 VSWR とのト



図3.設計パラメータの抽出フロー



(b) S21とS12

Dual Gate HEMTを用いたQ帯低雑音可変利得増幅器MMIC・柏・加藤・吉田・小丸・高木

レードオフで設計している。バイアス回路は、40~50GHz において低損失でかつ整合に影響を与えないように、1/4 波長の高インピーダンス線路とラジアルスタブで構成してい る。また、低周波での安定化のため、抵抗とキャパシタを用 いている。回路の接地は、異方性エッチングによって形成し た小型バイアホールを HEMT 近傍に配置し、寄生インダ クタンスを低減するとともに回路レイアウトの自由度を上げ ている。

2.2 Dual Gate HEMTの構造と可変利得増幅器の設計 Dual Gate, カスコード接続のトランジスタは,利得制 御素子などによく用いられる。図6に, Dual Gate HEMT の断面構造図を示す。HEMTのソース側に第1ゲート,ド レイン側に第2ゲートを配置している。HEMTのエピタキ シャル構造はシングルゲートと同じであり,同じプロセスフ ローで同時に形成できる。

図1に、今回試作した Dual Gate HEMTの平面パター ン図を示す。HEMTのゲート電極配置はT型である。利 得制御に用いる第2ゲート電極は第1ゲートの給電点とは反 対側から給電されており、くし(櫛)形のゲート電極構造で 形成される Dual Gate構造に比べ、給電点付近の寄生容量 の影響を受けにくくしている。

Dual Gate構造のトランジスタのMAG (Maximum



図5. 最小雑音指数の実測値と計算値の比較 (Single Gate構造)



図 6. Dual Gate HEMTの断面構造

Available Gain) / MSG (Maximum Stable Gain) と 安定係数 *K* は次式で表される⁽¹⁰⁾。

MAG=MSG $[1 - (K \text{ (dual)} ^2 - 1) ^{1/2}]$ (1)

 $K \text{ (dual)} \doteq K \text{ (single)} + 2 (\omega C_{gs} 2 \neq g_m 2) \cdots (2)$

ここで、K (dual)、K (single) はそれぞれ Dual Gate HEMT及び Single Gate HEMTの安定係数、 $C_{gs}2$ と g_m2 は Dual Gate HEMTのコモンゲート FET部のゲー ト-ソース間の容量及び相互コンダクタンスである。Dual Gate HEMTはアイソレーション特性が良く、MSG領域 で高い利得が得られるが、安定係数Kは Single Gate HEMTより大きいため、比較的低い周波数で MAG領域に 変わる。図 \mathfrak{g} に、Dual Gate HEMTと Single Gate HE MTの MAG/MSG を比較して示す。Dual Gate HEM Tの方が低い周波数で MAGになり、約9dB/Octaveで 低下する。しかし、MSG領域での利得が十分高いため、40







図8. Dual Gate HEMTとSingle Gate HEMTのMAG/MSG特性

三菱電機技報・Vol.70・No.3・1996



(b) 可変利得增幅器MMIC





(a) 低雑音增幅器MMIC

図10. 可変利得増幅器の周波数特性と第2ゲート電圧依存性

~ 50 GHz でも約8~10 dBの利得を持っており,この帯域 における可変利得増幅器に用いられるトランジスタとして十 分な利得を持っている。

可変利得増幅器 MMICは、2段のシングルエンド型であ る。使用している HEMTのゲート幅は各段とも 80μmで ある。Dual Gate HEMTの第2ゲートは、MIM (Metal -Insulator-Metal) キャパシタを用いて RF的に接地して いる。増幅器の段間の整合回路は、回路の小型化を図るため、 共役整合である。バイアス回路は、段間のバイアス回路を除 き、1/4波長の高インピーダンス線路を用いた。増幅器の 回路は、容量性のオープンスタブが主体である。このため、 整合回路はローパスフィルタの特性を示す。これから、低周 波で非常に高い利得を持つ Dual Gate HEMTは、低域側 で不要な利得を持つものと考えられる。ここでは、入力側に 直流阻止を兼ねて 1/4波長の結合線路を用いて、低周波側 でのこの不要な利得を低減した。

3. 試作結果

可変利得増幅器は、低雑音増幅器 MMICを前段に、可変 利得増幅器 MMICを後段に配置する構成で、直列にキャリ ア上に実装して評価した。図9に、各 MMICの外観写真を 示す。チップサイズはそれぞれ2.6 mm×1.3 mmである。 図10に、利得の周波数特性と、その第2ゲートの電圧依 存性を示す。41~52 GHzにおいて利得20 dB以上が得ら れ、50 GHzにおいて最大利得24.5 dBが得られた。また、



図11. 可変利得増幅器の雑音特性

同帯域における第2ゲート電圧 (*V*_c) による利得制御量は 30 dB以上であった。

図11に, 雑音指数が最も低くなるバイアス条件での雑音 及び利得の周波数特性を示す。41~46 GHzにおいて,利 得 20 dB以上, 雑音指数 2.5 dB以下であった。43 GHzに おいて,最小雑音指数 1.8 dBが得られ,また,そのときの 利得は 22 dBであった。

4. む す び

Dual Gate HEMTを用いて,低雑音増幅器 MMICと 可変利得増幅器 MMICで構成されるQ帯可変利得増幅器を 設計し,試作した。低雑音特性を実現するために初段に用い る低雑音増幅器 MMICには雑音モデルを適用し,利得制御 を行うために Dual Gate HEMTを開発し,適用した。

試作の結果,43GHzにおいて,雑音指数1.8dB,利得 22dB,利得制御範囲30dB以上と,世界トップレベルの優 れた性能が得られた。今後は、この増幅器のミリ波帯フロン トエンドへの適用を検討していく。

参考文献

 Katoh, T., Yoshida, N., Minami, H., Kashiwa, T., Orisaka, S. : A 60 GHz - Band Ultra Low Noise Planar - doped HEMT, 1993 IEEE MTT-S Int. Microwave Symposium Digest, 337~340 (1993-6)

Dual Gate HEMTを用いたQ帯低雑音可変利得増幅器MMIC・柏・加藤・吉田・小丸・高木

- (2) Yoshida, N., Kitano, T., Yamamoto, Y., Katoh, T., Minami, H., Kashiwa, T., Sonoda, T., Takano, H., Ishihara, O.: A Super Low Noise AlInAs ∕ InGaAs HEMT Fabricated by Selective Recess Etching, IEICE Trans. Electron., E78-C, No. 9, 1279~1285 (1995-9)
- (3) Kashiwa, T., Tanino, N., Minami, H., Katoh, T., Yoshida, N., Itoh, Y., Mitsui, Y., Imatani, T., Mitsui, S.: Design of W-Band Monolithic Low Noise Amplifiers using Accurate HEMT Modeling, IEEE MTT - S Int. Microwave Symposium Digest, 289~292 (1994)
- (4) Eppich, R.D., Heston, D.: A Monolithic Variable Gain Ku Band LNA, IEEE MTT S Int. Microwave Symposium Digest, 529 ~ 532 (1989-6)
- (5) Lo, D.C., Lay, R., Wang, H., Tan, K. L., Dia, R. M., Streit, D.C., Liu, P., Velebir, J., Allen, B., Berenz, J.: A High - performance Monolithic Q - Band InP - Based HEMT Low Noise Amplifier, IEEE Microwave Guided Wave Lett., 3, 299 ~ 301 (1993-9)

- (6) Isobe, R., Wong, C., Potter, A., Tran, L., Delaney, M., Rhodes, R., Jang, D., Nguyen, L., Le, M.: Q and V Band MMIC Chip Set using 0.1μm Millimeter wave Low Noise InP HEMTs, 1995 IEEE MTT S Int. Microwave Symposium Digest, 1133~1136 (1995-5)
- (7) Katoh, T., Kashiwa, T., Matsubayashi, H., Inoue, A., Itoh, Y., Takagi, T., Ishihara, O.: A Novel CAT System for Millimeter-wave On - wafer Measurement, 25th EuMC Proceeding, 135~139 (1995-9)
- (8) Hosogi, K., Nakano, H., Minami, H., Katoh, T., Nishitani, K., Katsumata., M., Nagahama, K., Otsubo, M.: Photo / EB Hybrid Exposure Process for T - shaped Gate Super Low Noise HEMT, Electronic Letters, 27, No.22, 2011~2012 (1991-10)
- (9) 谷野憲之,塚原良洋,三井康郎:FET雑音等価回路モデリング,1993年信学秋季全大,C-21,2-383
 (1993)
- (10) Kim, B., Tserng, H. Q., Saunier, P.: GaAs Dual-Gate FET for Operation up to K - Band, IEEE Trans. Microwave Theory Tech., MTT -32, No.3, 251 ~ 256 (1984-3)
世界最大容量の8kV/3.6kA 光トリガサイリスタ

佐藤克己* 井手和久** 大田賢児* 田口和則** 山元正則*

1. まえがき

光トリガサイリスタ(以下"LTT"という。)を用いたスイ ッチング装置は、光信号で直接大容量のパワーを制御できる ことから、従来のサイリスタに比べて駆動回路と主回路の電 気的絶縁が容易にでき、直列接続した場合の同時点弧が容易 にできるなど、装置の高性能化・高信頼度化に有効な特長を 持っている。

これらの特長から、LTTは大容量直流送電システムを始 めとして、特に高信頼度を要求される交直変換装置に用いら れてきた。LTTの容量は、4インチウェーハを用いて耐圧 6kV、平均オン電流2kA級のものまでが製品化されており、 125kV、300 MW級の大容量交直変換装置が実用化されて いる。近年、更なる大容量、高性能交直変換装置を実現する ために、より一層の大容量LTTの実現が望まれていた。

今回,この要求にこたえ得る8kV/3.6kAの低損失 LTT "FT 4000 FU-160"を開発したので,その製造技術と 構造,電気特性について述べる。

2. 適用技術

LTTは、一般に光信号で点弧する微小サイリスタ(以下 "受光部"という。)と、受光部の点弧電流を受けて点弧に至 り、主サイリスタが速やかに点弧するのに十分な電流を供給 する補助サイリスタと主サイリスタからなる増幅ゲート構造 を持つ。LTTは通常のサイリスタの点弧電気信号に比べて 1けた以上小さいエネルギーの光信号で点弧しなければなら ず、点弧感度(P_{LT})とトレードオフ関係のあるオフ電圧上 昇率(dv/dt) 耐量の改善がLTT開発の課題の一つである。

サイリスタを高耐圧化するためにはウェーハの比抵抗を上 げ、かつウェーハを厚くしなければならず、一方、大電流化 するためにはウェーハ径を大きくしなければならない。しか しながら、ウェーハの厚みの増加はオン電圧 (V_{TM})及び逆 回復電荷 (Q_{rr})の増加・悪化とオン電流上昇率 (di/dt)耐 量の低下を、ウェーハ径の増加は Q_{rr} 及び漏れ電流の増加・ 悪化を招く。これらの特性改善が高耐圧化・大電流化の課題 である。

このLTTは、これらの技術課題を解決するため、以下の 技術を適用した。

- (1) 6インチ大口径ウェーハの適用
- (2) 新受光部の採用

- (3) 新増幅ゲート構造の採用
- (4) シリコンウェーハとモリブデン等の熱緩衝板をろう付け せずに圧接のみで、電気的に接触させる非合金化(デア ロイ化)
- (5) シリコンウェーハ内のライフタイム分布を制御する局所ライフタイム制御
- 2.1 大口径ウェーハの適用

8kV/3.6kAの大容量を実現するため,FZシリコン単 結晶のウェーハでは,世界最大の6インチウェーハを採用し, イオン注入技術の導入によって大口径ウェーハ面内の不純物 濃度分布の均一化を図るとともに,高純度プロセス技術の開 発・確立により,200時間以上に及ぶ高温熱処理中に起きる ウェーハの汚染を防止し,ライフタイムの改善を図った。

2.2 新受光部の採用

ウェーハ内部に導かれた光信号が光励起電流を発生させ、 この電流がゲート電流として作用し、受光部を点弧させるが、 点弧に寄与する光電流の主たる発生領域は、点弧時に空乏層 を形成している中央接合(J2)部である。従来の受光部構造 ではJ2接合がほぼフラットで、耐圧維持のためウェーハ表 面から数十µmの深さに位置し、最大光励起電流部であるウ ェーハ表面近傍を活用していなかった。これに対し、図1に 示す新規に開発した受光部は、イオン注入技術導入によるメ リットの一つである選択拡散技術を適用し、ウェーハ表面近 傍にJ2接合が位置するよう、J2接合を湾曲させ、光を有 効活用できる構造とした。電界緩和のため、部分的に深いP 層を設けている。

2.3 新増幅ゲート構造の採用

 P_{LT} とdv/dt耐量のトレードオフ特性を改善するため,



図1. 新受光部の断面構造

カソードですべての補助サイリスタを取り囲み,補助サイリ スタに dv/dt 誤点弧防止機能(エミッタ逆バイアス機能) を持たせた4段増幅ゲート構造を新たに開発した。図2に, ゲート部断面構造模式図を示す。

さらに、di/dt耐量を改善するため、主サイリスタ全域 が速やかに点弧に至るよう、主サイリスタ領域に主サイリス タ点弧電流を供給する補助サイリスタを複数個点在させた多 点ゲート構造を開発した。"エミッタ逆バイアス多点増幅ゲ ート構造"を採用したLTTのゲート・カソードエミッタパ ターンの外観を図3に示す。

2.4 デアロイ化

このLTTでは、大口径素子での圧接力分布を均一化し、 サージ電流通電時の電流集中を緩和するため、シリコンウェ ーハとモリブデン等の熱緩衝板をろう付けしないデアロイ構 造を採用した。図4に、その構造の断面模式図を示す。

2.5 局所ライフタイム制御

LTTの動作時に発生するロスを低減する手段として,ウ ェーハ内のキャリアライフタイムを制御して定常ロスと逆回 復ロスのトレードオフの最適化を図る技術があるが,従来は, このライフタイムキラーとして,金や白金等の重金属を拡散 したり,電子線を照射する技術が一般に用いられてきた。こ れらのライフタイム制御技術では、シリコンウェーハの厚み 方向のライフタイムを部分的に制御することができないため



図2. ゲート部断面構造



図3. ゲート・カソードエミッタパターン

にウェーハ全体のライフタイムが短くなってしまい, トレー ドオフの改善には限界があった。

このLTTでは荷電粒子としてプロトンを採用し,照射エ ネルギーを制御することによって特定された部分のみのライ フタイムを短くすることにより,オン電圧 (V_{TM})の増加を 抑えながら逆回復荷電 (Q_{rr})及び漏れ電流を減少させた。

この局所ライフタイム制御技術の採用により,定常ロスと 逆回復ロスのトレードオフを大幅に改善した。

3. 電気特性

以上の大口径ウェーハの適用,新受光部の採用,新増幅ゲート構造の採用,デアロイ化,局所ライフタイム制御技術によって8kV/3.6kA低損失LTT (FT4000FU-160)の開発に成功した。

FT 4000 FUは定格電圧からのターンオンが可能であり、 オン電圧 2.8 V で 4,000 A の通電能力があり、 P_{LT} を従来 の 50%以下に低減しながら、dv/dt 耐量を 2 倍に向上し ている。以下に、電気特性の詳細を示す。

3.1 dv/dt特性

一般にLTTは、 $P_{LT} \ge dv/dt$ 特性がトレードオフの関係にあり、従来の受光部構造の設計パラメータの最適化による関係改善には限界があった。FT 4000 FUでは、受光部構造の改良により、dv/dt耐量に影響を及ぼす設計パラメータを変更することなしに光信号を有効活用することで $dv/dt \ge P_{LT}$ のトレードオフ関係の改善を行った。図5は、



図4.断面構造模式図



図5.dv/dt波形例

三菱電機技報・Vol.70・No.3・1996



図 6. dv/dt耐量とP_{LT}のトレードオフ関係



図7. ターンオン波形例





dv/dt特性を示す $V_{\rm D}$ 及び $I_{\rm T}$ の波形である。dv/dt耐量 が3,000 V/ μ sで $V_{\rm D}$ が8,800 Vの電圧を印加しても,誤 点弧せずに電圧阻止特性を示している。

図 6 に、dv/dt耐量と P_{LT} のトレードオフ関係を示す。 FT 4000 FUでは、dv/dt耐量が2,300 V/ μ sの場合、従来のLTTに比べて、 P_{LT} は1/3以下に低減、改善している。

3.2 ターンオン特性

LTTのターンオン能力は、広がりスピードと光駆動条件 (ハイゲート率など)等に依存する。LTTとしては、高耐圧 化に伴って低下する広がりスピードの増大が課題となる。 FT 4000 FUでは、新たに開発した多点4段増幅ゲート構造 の採用によってこの問題を解決し、非繰返しオフ電圧からの ターンオンを可能にした。

表1. 最大定格

項目	記号	最大定格值	単 位
非繰返しオフ電圧	V_{dsm}	8,800	V
最大ターンオン電圧	$V_{\rm DM}$	8,800	V
非繰返し逆電圧	$V_{\rm RSM}$	8,800	V
平均オン電流	I T(av)	3,600	А
実効オン電流	I _{t(RMS)}	5,650	А
オン電流上昇率	di∕dt	200	A∕µs
サージオン電流	I _{tsm}	43	kA
匠 接 力		8,000	kgf

1 kgf = 9.8 N

表2. 主要電気特性

項目	記号	条件	特性值	単 位
オン電圧	V _{TM}	I _T =4,000A	2.8	V
オフ電圧上昇率	dv∕dt	$V_{\rm D} = V_{\rm DSM}$	2,300	V∕µs
光点弧感度	P_{LT}	$\lambda = 860$ nm	8.0	mW
ターンオン時間	t _{gt}	$I_{\rm T} = 3,600 {\rm A}$ $V_{\rm D} = 1 / 2 V_{\rm DRM}$	10.0	μs
ターンオン遅れ時間	t _d	$I_{\rm T} = 3,600 {\rm A}$ $V_{\rm D} = 1 / 2 V_{\rm DRM}$	3.0	μs
ターンオフ時間	t _q	$I_{\rm T} = 3,600 {\rm A}$ $V_{\rm D} = 1/2 V_{\rm DRM}$	400	μs
熱抵抗	$R_{\mathrm{th(j-f)}}$		0.004	℃∕W

図7に、FT 4000 FUの $V_{\rm D}$ 及び $I_{\rm T}$ の波形を示す。この 例では、 $V_{\rm D}$ =8.8 kVから、di/dt=200 A/ μ sで $I_{\rm T}$ = 3.600 Aをターンオンさせている。

3.3 逆回復特性

FT 4000 FUは、プロトン照射による局所ライフタイム制 御技術を用い、これを最適化することで、 $V_{TM} \ge Q_{rr}$ のト レードオフ関係を大幅に改善した。

図 8 に、 $V_{\text{TM}} \geq Q_{\text{rr}} \circ n + \nu - i + i + j$ 関係を示す。電子線 照射のみによってライフタイム制御をしていた従来のLTT に比べ、FT 4000 FUは、 $Q_{\text{rr}} \geq i > 50$ %低減している。

3.4 その他の特性

表1にFT 4000 FUの最大定格を,表2に主要電気特性を示す。デアロイ化により,4インチ級サイリスタと同等の圧接力に抑えながら,熱抵抗を約40%低減している。

4. む す び

6インチウェーハを用い新設計技術を採用して開発に成功 した高性能8kV/3.6kA光トリガサイリスタ "FT 4000 FU-160"は、従来の4インチ級光トリガサイリスタに比べて 2倍以上の制御容量を持つ。

FT 4000 FUは、大容量パワーエレクトロニクス機器の応 用において、装置に使用する素子数の大幅な低減を可能にし、 装置の小型軽量化・信頼度向上・低損失化をもたらすため、 今後の大容量パワーエレクトロニクス機器の発展に貢献でき るものと考える。

世界最大容量の8kV/3.6kA光トリガサイリスタ・佐藤・大田・山元・井手・田口

アクティブクランプ内蔵 高圧,大容量IPM

1. まえがき

近年,汎用インバータに代表される ACモータ制御装置の パワーエレクトロニクス化の進歩は著しいものがある。パワ ーデバイスの高耐圧・大容量化,インテリジェント化などに よって制御装置の小型・軽量化,低騒音化,高効率化が進ん できた。特にパワーデバイスのインテリジェント化による制 御装置の発展には、めまぐるしいものがあり、今日では、汎 用インバータのほとんどがパワーチップに IGBT (Insulated Gate Bipolar Transistor)を使用し、過電流・短絡・ 制御電源低下・過熱保護機能を内蔵した IPM (Intelligent Power Module)を採用するようになった。IPM は、IG BT の持つ電気的特性と破壊耐量間のトレードオフを改善し、 IGBT の優れた性能を引き出し、かつ、応用装置設計を容 易にしたパワーデバイスで、1994年までに 600 A、1,200 Vの IPM が登場し、110 kVA の大型インバータへの採用 などその応用範囲を徐々に拡大しつつある。

さらに、電鉄用主電動機制御装置・補助電源装置・大容量 インバータ装置の IPM 化を進めるために、今回、直流母線 電圧 2,000 V の 3 レベルインバータを目指した高耐圧、過 電圧保護内蔵の IPM を開発したので、以下にその構造・特 徴・応用について述べる。

2. 新高耐圧,大容量IPM

従来 IPM は IGBT チップの特性を最大限に引き出すため, IGBTの飽和電圧,スイッチング時間,安全動作領域など のトレードオフの改善、専用 IC 及び専用パッケージの採用 など種々の新技術を駆使することによって、大変使いやすい パワーデバイスとして市場に受け入れられた。ただし、従来 のIPMは余りサージ電圧の発生しない汎用モータ制御を主 用途として開発されているため、過電圧保護については、余 り考慮されていなかった。一方電鉄用途では、高電圧である こととサージ電圧の発生頻度が高く、大型スナバ回路などの 過電圧保護の必要性が求められている。一般的に IGBT な どの場合、高耐圧にすると飽和電圧、スイッチング時間の増 大などの問題があり、高効率のインバータ制御が望めないと いう欠点があった。これを改善するため、今回開発した IPMはそのようなトレードオフをアクティブ過電圧クラン プ機能内蔵という形で補い、素子の特性を悪化させることな く、直流母線電圧最大2,000 Vという高圧の電源電圧まで

森 敏* 田中 毅** マジュムダール ゴーラブ* 丸茂高志*** 白澤敬昭*

対応可能としたものである。

また、3レベルインバータにおいては、後述のように、従 来の2レベルインバータとは異なる動作(過電流などによる 素子のゲート遮断のときに、1素子に全電源電圧が加わると いう特殊な過電圧状態になる。)モードが存在する。例えば 直流母線電圧2,000 Vの場合は、安全マージンを考慮して も2,700~3,000 Vの耐圧の素子が必要である。したがっ て、この過電圧状態での素子の保護とエラー出力を欠かすこ とができないと考えられる。

今回開発した IPM は、新しい過電圧保護機能と過電圧状 況を制御回路にフィードバックするための機能を内蔵するこ とによって、素子特性を最大限に引き出し、システムのスナ バ回路や放熱フィンの小型化や電鉄用途などに適した信頼性 の向上が図られている。

3. 新IPMの制御機能

制御機能としては、従来から IPM に内蔵されている次の 四つの機能① IGBT ゲート駆動回路、② 高速過電流保護機 能(ソフトゲート遮断)及びエラー出力回路、③ 制御電源電 圧低下保護機能及びエラー出力回路、④ ベース板過熱保護 機能及びエラー出力回路、に加えて、新しく次の二つの機能 ⑤ 新アクティブクランプ方式過電圧保護機能、⑥ 過電圧保 護エラー出力回路、を内蔵した。

内蔵制御基板には、IGBTチップや主配線からのノイズ の影響を防止するため、シールド構造を持つ4層基板を採用 している。過電流保護などについては、従来のIPMと同様 のため、ここでは説明を省略する。新たに内蔵した過電圧ク ランプ機能の概要を図1の等価回路で示す。従来のIPMの 基本構造に加えて、今回はこれに過電圧クランプ回路と過電



図1. 内部ブロック図

圧エラー出力回路を新たに追加したものである。

過電圧クランプ回路,エラー出力回路の基本回路を図2に 示す。この回路に基づき,過電圧保護及びエラー出力動作を 以下に説明する。IGBTのコレクタ-エミッタ間にサージ電 圧が印加され、過電圧クランプ電圧を超えると,そのクラン プ動作による電流がカレントミラー回路で整理され、シンク トランジスタをオフさせIGBTのゲートを充電する。 IGBTがオフ状態であればIGBTがオンすることでサージ 電圧のエネルギーはIGBTで自己消費される。また、IGB Tがターンオフ動作時であれば、ターンオフ下降時間を延ば す動作に移行することにより、同様の動作でIGBTで自己 消費する。一方、カレントミラー回路で整理した信号で、エ ラー出力回路からシステムを制御するための過電圧クランプ 信号が出力される。

図3はクランプ動作のある場合とない場合の V_{CE} 波形と, クランプ動作時のエラー出力信号を示す。

また、IGBTのコレクタ-エミッタ間には常時大きな dV/dtが印加されるため、過電圧素子へのdV/dtによ る微小電流の影響を受けにくいようにするためにカレントミ ラー回路を設けたり、サージ電圧によるアバランシェエネル ギーにより、クランプ素子とシンクトランジスタの破壊を防 ぐため、シンクトランジスタのターンオンの高速化などの安 定した動作を可能とするための様々な機能を盛り込んで開発



図2. 過電圧保護回路



図3.クランプ動作有無のVce波形

を行った。

4. IGBTチップ

IGBT チップには、最新の第三世代チップを適用し、実力として $V_{\text{CES}} = 2,000 \text{ V}$,50 A定格のセンスエミッタ構造のものを採用している。今回の開発においては、高耐圧化、スイッチング損失の低減及び自己消費耐量の確保について、チップの特性を最大限生かす最適設計を行った。チップの断面図と写真を図4、図5に示す。

4.1 高耐圧化

IGBTは、図4に示すような基本構造で形成される。 IGBTの高耐圧化には、コレクタn⁻層の厚みを厚くし、そ の比抵抗を高くすること、ガードリング領域を広げることな どが比較的容易でかつ有効である。しかし、これはIGBT 内部の寄生サイリスタの電流増幅率の低下や有効セル領域の 減少を招くため、飽和電圧の増大、ターンオフスイッチング 時間の遅延などの特性的な問題がある。飽和電圧の増加を防 ぐためライフタイムを長くすると、ターンオフスイッチング 時間の遅延が増し、素子自身が寄生サイリスタの影響によっ て IGBT の安全動作領域が狭くなるという問題がある。令 回、過電圧保護機能内蔵によって安全動作領域が幅広くなる ため、飽和電圧と耐圧のトレードオフにより、最適設計を行 った。

4.2 スイッチング損失の低減

ターンオフ損失の低減には、ターンオフ下降時間の短縮が 特に必要である。高温動作時には、IGBT内部の寄生サイ リスタのターンオフ遅れによって発生するテイル電流が増大



図4. チップ断面



図5.チップの写真

して損失の増加につながるので、その抑制が必要となる。今回、シリコンウェーハのn⁺バッファ層プロファイルとライフタイムコントロールの最適化により、裏面のp⁺基板からの正孔注入の抑制を実現し、ターンオフ損失の低減を図っている。また、ターンオン損失については、IGBT 自体の特性改善以上に、内蔵フリーホイールダイオードの逆回復特性の改善が重要である。高耐圧化でかつ良好な高速逆回復特性を持つダイオードの開発において、pn接合ダイオードのp層不純物濃度、深さ及びn⁻層構造の最適化を図り、逆回復電流が小さく、逆回復時のdi/dtの緩いソフトリカバリタイプの高速ダイオードを実現した。

4.3 定常損失の低減と自己消費(過電圧クランプ)耐量の確保

この IPM で重要なポイントが,このアバランシェ(過電 圧クランプ耐量)である。前述のとおり,過電圧クランプ保 護動作時には,IGBT チップとして通常のターンオフ時の 数十倍のエネルギーを消費することになる。このために,自 己消費エネルギー耐量を十分確保する必要がある。そこで, 前述の高耐圧化のための最適化設計に加え,更にライフタイ ム制御の最適化を図った。

5. パッケージ

図6及び図7に、今回開発したIPMの外観と内部電極構 造を示す。このIPMのパッケージ構造は、既存の600A、 1,200 VのIPMと基本的には同じコンセプトで開発を行っ ている。

(1) 主端子の配置を、上下アームを構成する配線が最短となるように、線対象にした。

(2) 内部電極構造は、リードインダクタンスを低減するために、コレクタとエミッタの各主電極を平行に配列した。

(3) 絶縁耐量 5,750 V 保証のため,端子間に沿面距離を稼 ぐためのフィンを設けた。

6. IPMの定格,特性

今回開発した素子の代表的な定格と特性を表1に示す。飽 和電圧は、最適特性化を図り、常温で3.4 V、 $T_j = 125$ ℃



図 6. IPMの外観



図1. 内部電極構造

$\overline{\ }$	記 号	項目	条 件	定格/特性	単 位	
	Ic	コレクタ電流	$T_{\rm c}=25^{\circ}{\rm C}$	600	А	
定	Tj	接合温度		$-20 \sim +150$	°C	
格	$V_{ m iso}$	絶縁耐力	正弦波60Hz1分間	5,750	V	
111	$V_{\rm CE}$	コレクタ-エミッタ間電圧		1,050	V	
	$V_{\rm CE}({\rm sat})$	コレクタ-エミッタ間飽和電圧	$I_{\rm c} = 600 {\rm A} T_{\rm j} = 25 {\rm °C}$	3.4	V	
	V _{EC}	FWD順電圧降下	$I_{\rm c} = -600 {\rm A} T_{\rm j} = 25 {\rm °C}$	2.7	V	
	t _c (on)	マイーイング吐明	$V_{\rm cc} = 800 {\rm V}, \ I_{\rm c} = 600 {\rm A}$	1.6	μS	
	t _c (off)	スイッテンク時间	T _j =125℃,誘導負荷	2.8	μS	
特	E _{sw} (on)	フィッチングロフ	$V_{\rm cc} = 800 \text{V}, \ I_{\rm c} = 600 \text{A}$	380	mJ⁄pulse	
性	$E_{\rm sw}({\rm off})$		<i>T</i> _j =125℃,誘導負荷	580	mJ⁄pulse	
1-1-1	R _{th} (j-c)	接合-ケース間熱抵抗	インバータIGBT部	0.023	°C∕W	
	OV	過電圧保護	V _D =15V, クランプ電流≦OC	1,500	V	
	OC	過電流保護	$V_{\rm D} = 15 { m V}$	1,300	А	
	ТО	過熱保護	$V_{\rm D} = 15 {\rm V}$	110	°C	
	UV	制御電圧低下保護	$T_{\rm j} \leq 125^{\circ} {\rm C}$	12	V	

表1. 定格及び諸特性

で2.9Vとなっている。これは、前述したとおり、過電圧 クランプ時のアバランシェ耐量を確保するための結果である。 スイッチング特性は、一般の IPM に比べてかなり遅く設 定している。この素子が主に GTOサイリスタの置き換えと して考慮したものであることを示している。

この IPM では、1~5kHzまでの使用に十分耐え得る仕様となっている。この場合のスナバ回路は、かなり小さくできる。

7. 応用技術

電力系統の制御にパワーエレクトロニクス機器の応用が期 待されており、大容量で効率・信頼性の高い変換装置が要求 されている。また、低騒音化、高周波ノイズの低減のために もスイッチング周端数を高めたいという要求がある。この要 求にこたえるため、電鉄用変換器はGTOからIGBT (高周 波数化), IGBTから IPM (高信頼性化)へと変わりつつある。

そこで、今回開発した過電圧クランプ付き IPM を 3 レベ ルインバータに使用した場合の動作について説明する。

図8において、例えばQ1、Q2がオン、Q3、Q4がオ フし、誘導負荷 Lに直流母線 P側から電流 I_Lが流れている 状態から、制御回路の故障などの予測ができない原因によっ てQ2がオフしたときの動作について説明する。なお、3レ ベルインバータのタイミングチャートを図9に示す。

まず、Q1、Q2がオンし、Q3、Q4がオフし、誘導負荷 *L*には P-N間電圧 E_a が印加され、電流 I_L が流れる。この とき、 I_L は

 $dI_L/dt = E_d/L$

の電流上昇率で上昇していく(領域1)。

次にQ2がオフすると、E_dはQ2の過電圧クランプ値



図8.3レベルインバータの動作



図9.3レベルインバータのタイミングチャート

アクティブクランプ内蔵高圧,大容量IPM・森・マジュムダール ゴーラブ・白澤・田中・丸茂

 V_{CL} よりも高いため、Q2は V_{CL} にクランプされ ($E_{d} - V_{CL}$)の電圧がLに印加される。この状態においては、 I_{L} は、

 $dI_L/dt = (E_d - V_{CL})/L$

の上昇率で更に直流が増加する(領域2)。

しかし、Q2がクランプされた時点でQ2からエラー信号 S6が一定時間出力され、論理回路が全ゲートオフ信号S9 を出力し、エラー停止回路によってゲート信号S1~S4が すべてオフにされるため、これら論理回路、エラー停止回路 の回路動作の遅れ時間を待ってQ1がオフする。Q1、Q2 両者がオフすることにより、 I_{L} はQ3、Q4に内蔵された フリーホイールダイオードに転流されるため、 E_{d} はQ1と Q2の直列回路に印加される。したがって、Q1とQ2の電 Eに E_{d} が分圧され、それぞれ、 E_{d} /2となる(領域3)。

一方, エラー表示回路によって Q2のエラー信号 S6がラ ッチされ, LEDによってエラー表示される。この表示は外 部からリセット信号が入力されるまで表示し, 3レベルイン バータのエラー停止の原因を追求することに役立てることが できる。

以上のように、この3レベルインバータは、適用する IPMの電圧阻止能力が直流母線 P-N間電圧以下の状態でも、 制御回路の故障や異常動作などで一つの IPM にクランプ能 力以上の電圧が印加されたとき、その電圧を阻止能力以下に クランプし、その間に他の IPM をすべてオフすることで印 加される電圧を分担させ、IPM を安全に保護できる。また、 このことにより、直流母線 P-N間 IPM の電圧阻止能力以 上に設定することが可能となり、3レベルインバータの高耐 圧化が図れる。

8. む す び

本稿では、新しく過電圧保護機能を内蔵した大電流・高電 圧 IPMの開発に成功したことを紹介した。この素子は、直 流母線電圧1,500 V ~ 2,000 V で 190 ~ 200 kW定格の3 レベルインバータ用として開発を行い、電鉄用として高信頼 性の確保、スナバ回路等の低減、に大きく寄与した。

また、この最新技術は、次世代の大電力分野において必然 的に取り入れられて、IGBT 及び IPM の高耐圧化が図られ るようになる。

参考文献

- Majumdar, G., Hiramoto, T., Yoshida, S., Mori, S., Maruno, T., Thal, E.: Intelligent Power Module Rating Reached 600A, 1200V, PCIM (1994)
- (2) Yamazaki., T., Seki, Y., Hoshi, Y., Kumagai, N.: The IGBT with Monolithic Overvoltage Protection Circuit, Proc. ISPSD (1993)
- (3) Yoshida, S., Yu, Y., Yamaguchi, H., Thal,E.: 3rd Generation High Performance Intelligent Power Module Series, PCIM (1993)
- (4) Majumdar, G., Hiramoto, T., Shirasawa, T., Tanaka, T., Moshizuki, K.: Active Surge Voltage Clamped 600A IPM for High Power Application, Proc. ISPSD (1995)

高信頼トンネル酸化膜形成技術

1. まえがき

近年,電気的に書き換えが可能な不揮発性メモリとしてフ ラッシュメモリが注目を浴び,携帯端末や小型コンピュータ の記憶媒体としての活用が期待されている。コンピュータの 記憶媒体として用いる場合には,一層の高集積化や書換えの 高速化が必要となろう。

フラッシュメモリのメモリセルは、絶縁膜で囲まれたフロ ーティングゲート (FG)を持つ MOS (Metal-Oxide-Silicon)トランジスタである。トンネル絶縁膜を介して電子を 出し入れすることによって FG の電位を制御し、メモリセ ルトランジスタのしきい値電圧が変わることを利用して、メ モリ動作を行っている。

三菱電機㈱で開発し、事業化している NOR型1Mフラ ッシュメモリの書換え動作では、チャネル中でエネルギーの 高い電子(チャネルホットエレクトロン)を生成し、その一 部をトンネル絶縁膜を介してFGに注入する手法を採って いる。しかし、電源の単一化・低電圧化という要請から、書 込み・消去動作におけるトンネル酸化膜を介しての電子の輸 送は、Fowler-Nordheim型のトンネル電流(F-Nトンネ リング)を利用して行うことが望まれている。

現在,開発を行っている DINOR 型フラッシュメモリに おいては,図1(a)に示すように,データの書込み時には, コントロールゲート(CG)に負バイアス,ドレインに正バ イアスを印加することによって FG から電子を引き抜く動 作を行う。消去時には,図(b)に示すように,ソースとp型 ウェルに負バイアス,CG に正バイアスを加えることによっ て FG に電子を注入する動作を行う。書込み・消去のいずれ の場合にも F-Nトンネル電流を用いており、トンネル絶縁 膜には 10~14 MV/cmという高電界のバイアスを印加す る必要がある。通常、トンネル絶縁膜には熱酸化で形成した SiO₂膜が用いられる。SiO₂膜は、バンドギャップが 8~9 eVと大きく、膜中のトラップ準位密度も小さいため、3 MV/cm以下のような低電界を印加した状態では優れた絶 縁性を示す。しかし、情報の書換え(トンネル酸化膜を介し て電子のやりとり)を繰り返すことにより、トンネル酸化膜 中に電子捕獲中心の生成や絶縁破壊が引き起こされる。これ らの現象は、フラッシュメモリの書換え回数を制限するとと もに、微細化・高速化に不可欠なトンネル絶縁膜の薄膜化に 対して大きな問題となっている。フラッシュメモリの特性劣 化の要因とトンネル絶縁膜に要求される性能は、以下の3点 に整理できる。

(1) トンネル絶縁膜の絶縁破壊

高電界下で電荷が SiO₂ 膜を通過すると膜は劣化し,著し い場合には絶縁破壊に至る。1回の書換えに必要な電荷移動 量は一定であるから,絶縁破壊までに SiO₂ 膜を通過する電 荷量が書換え回数を制限する。それ故に、トンネル SiO₂ 膜 としては、破壊までに通過する電荷量 (Q_{BD}) が大きい必要 がある。

(2) トンネル絶縁膜への電子捕獲

トンネル SiO₂ 膜を電子が通過する際,その一部は膜中に 捕獲される。電子が膜中に捕獲されると、トンネル SiO₂ 膜 を介しての電子輸送を妨げ、FG の電位が十分変化しなくな る現象 (Window Narrowing) や、書換え速度が小さくな



*三菱電機㈱ULSI開発研究所 **同研究所(工博) ***菱電セミコンダクタシステムエンジニアリング㈱

る現象を引き起こす。このために、SiO₂膜としては、電子 捕獲を起こしにくいことが必要である。

(3) トンネル絶縁膜のストレス誘起電流

電荷が SiO₂ 膜を通過すると,その電気的ストレスによっ て,低電界で流れる電流が増加する。フラッシュメモリにお いては,FG に蓄えられた電荷を10年間保持する必要があり, そのため電気的ストレスを受けた後でも,低電界においてト ンネル SiO₂ 膜を介しての電荷のリークを許容値以下にしな ければならない。

以上のような要請から,SiO₂膜の絶縁破壊,劣化特性を 律速する要因を解明し,絶縁膜の性能向上を目標としてトン ネル絶縁膜の開発を進めている。以下では,前記の(1)~(3) の問題点に関し,薄い絶縁膜の絶縁破壊,電気的特性,劣化 特性について述べ,信頼性の高い絶縁膜の形成技術を紹介す る。

2. トンネルSiO2膜の絶縁破壊特性

トンネル SiO₂ 膜が絶縁破壊するまでに流すことができる 電荷量 Q_{BD} は, MOS ダイオードに高電界を印加し, SiO₂ 膜が経時絶縁破壊 (Time Dependent Dielectric Break-



図2. 面積が異なる場合のQBDの酸化膜厚依存性

down: TDDB) を起こすまでに流れた電荷量を測定するこ とによって得られる。図2は、面積が1mm²、10⁻²mm²、 10⁻⁵mm²の MOS ダイオードにおける Q_{BD} と SiO₂ 膜厚の 関係を示している⁽¹⁾。1mm²では SiO₂ 膜厚の減少とともに Q_{BD} は減少しているが、10⁻²mm²では膜厚によらずほぼ一 定であり、10⁻⁵mm²ではわずかに増加している。これらの データは、測定する MOS ダイオードの面積により、 Q_{BD} の値そのものだけでなく、膜厚依存性までも変わってしまう ことを示している。通常、これらの評価はデバイスそのもの で測定するのではなく、構造を簡単化した TEG (Test Element Group) で測定するので、ターゲットとするデバ イスの面積を十分考慮に入れて測定する必要がある。

今後、フラッシュメモリの高集積化によって1チップ当 たりのトンネル SiO₂膜の面積は増加し、微細化に対応して 薄膜化が必要になる。これらはいずれも Q_{BD}が小さくなる 方向であり、今後のフラッシュメモリの高集積化には Q_{BD} の大きな SiO₂膜形成技術が必要である。

3. トンネルSiO₂膜の電子捕獲

トンネル SiO₂ 膜への電子注入時に起きる電子捕獲の抑制 に対し、N₂Oや NOを用いた窒化、NH₃ 窒化+高温ドラ イ酸化が有効であることが指摘されている⁽²⁾。図 3(a)(b)(c)は、ウェット酸化法で形成した SiO₂ 膜を NO ガスを用い て 窒 化 し た 試 料 の SIMS (Secondary Ion Mass Spectroscopy: 二次イオン質量分析)分析結果である。窒 素は Si 基板と SiO₂ 膜の界面に分布しており、窒化の高温 化に伴って窒素濃度が増加している。

図4は、MOSダイオードのゲートに一定電流のストレス を加え、ゲート電圧変化から陰極近傍の電界の変化(ΔE_{ox}) を求めたものである。ストレス中の電界変化は膜中の捕獲電 荷密度を反映しており、 $\Delta E_{ox} < 0$ の場合には正電荷の捕獲 が、 $\Delta E_{ox} > 0$ の場合には負電荷の捕獲が優位に現れている



図3.NOガスでSiO2膜を窒化した場合のSiO2膜中の窒素分布

ことを示している。窒化温度が高いほど ΔE_{ox} は小さく, 強力に窒化するほど電子捕獲が小さくなることが分かる。こ のような電子捕獲が小さくなる効果は、 N_2O ガスで窒化を 行った場合でも得られている。

図5は、SiO₂膜とN₂Oで窒化した膜(SiON)をトンネ ル酸化膜としたDINOR型フラッシュメモリのメモリトラ ンジスタで、書込み・消去を行ったときのしきい値電圧 (V_{TH})の書換え回数依存性を示したものである。SiO₂膜に 比べ、窒化酸化膜(SiON)の方が V_{TH} の変化が小さく、 Window Narrowingに対して有効であることが分かる。 以上のように、トンネル絶縁膜として窒化酸化膜を用いるこ とは、電子捕獲に起因する書込み・消去特性の劣化の抑制に 対して極めて有効である。

4. トンネルSiO2膜のストレス誘起電流

SiO₂膜に高電界において電子注入のストレスを印加する と、比較的低い電界において、F-N電流に比べて大きな電 流が流れる。この過剰電流をストレス誘起電流という⁽³⁾。 前述のようにフラッシュメモリにおいては、書換え・消去後 にFGに蓄えられた電子を10年間保持する必要がある。言 い換えれば、書換え時の高電界ストレスを印加した後、低電







図5. フラッシュメモリの書換え回数に対するV_{TH}の変化

高信頼トンネル酸化膜形成技術・寺本・小林・梅田・松井・中村

界下においてトンネル SiO₂膜を介して流れるリーク電流を 許容値 (約 10^{−16}A/cm²) 以下にしなければならない。

図 6は、131 Åの SiO₂ 膜に F-N 電子注入を行った前後 のゲート電流密度 (J_{G}) -ゲート電界 (E_{ox}) 特性であり、7.5 MV/cm以下でストレス誘起電流が現れている。ここで、 F-N 電子注入時には、トンネル SiO₂ 膜には電子が捕獲さ れるとともに、正電荷(正孔)も捕獲される。図 7 のエネル ギーバンド図に示すように、SiO₂ 膜に F-N 注入された電 子は、陽極側で電子-正孔対を生成し、生成された正孔の一 部が SiO₂ 膜に放出され、その一部が膜中に捕獲されると考 えている⁽⁴⁾。一方、FG から電子を n⁺拡散層に引き抜く際 には、図 8 に示すような電子のバンド間トンネルによって、 電子-正孔対を生成することが知られている。生成された正 孔は、接合に印加されている高電界によって加速され、アバ



図 6. F-Nストレスを加えたときのSiO₂膜のJ-E特性



図7. F-Nストレス時のエネルギーバンド図



図8.電子引抜き時の電子・正孔の移動

ランシェ崩壊の結果生じた正孔がトンネル SiO₂膜に注入さ れる。このため、トンネル SiO2 膜に対するストレスとして、 正孔の影響を考慮することが極めて重要である。

基板ホットホール注入法を用いて 60Åと 131Åの SiO₂膜 に正孔を注入した前後の電流密度(J_c)-電界(E_{ox})特性を 図9に示す⁽⁵⁾。基板ホットホール注入法は、Pチャネル MOSFET を用いてゲート SiO₂ 膜に選択的に正孔を注入す る方法である。いずれの膜厚においても、正孔注入後にスト レス誘起電流が観測される。正孔注入に引き続き、電子をシ リコン基板側から1 $_{\mu}A/cm^2$ の電流密度で注入した後の J_{G} -*E*_{ox}特性も図9に示す。図(b)131ÅのSiO₂膜では、正孔 注入後に観測されていた電流の増加が観測されなくなってい る。一方,図(a)60ÅのSiO₂膜では、電流量は減少するも のの、ストレス誘起電流が観測される。これによって、 131Åの SiO₂膜で観測されるストレス誘起電流は、ストレ ス中に誘起された電子捕獲中心への電子充電成分であると解 釈できる。一方, 60Åの SiO₂膜で観測されるストレス誘起 電流は、電子充電を行った後でも観測されることから、電子 充電成分だけでなく SiO₂膜を通過するリーク成分が含まれ ていると考えられる。以上の正孔注入による誘起電流の特性 は、F-Nストレスで誘起されるものと極めてよく似ている

ことから、F-N ストレスによる誘起電流は、ストレス印加 中に絶縁膜に注入される正孔に起因しているものと考えられ る。

SiO₂膜の薄膜化に伴うこのようなリーク成分の発生は、 フラッシュメモリのデータの保持特性を劣化させる原因とな る。このため、フラッシュメモリの微細化によるトンネル SiO₂膜の薄膜化に対して、ストレス誘起電流の抑制は極め て重要な課題である。そこで、本稿で述べたように、トンネ ル SiO₂膜の薄膜化の指針として、正孔注入ストレスに強い ことが挙げられる。F-N ストレスに起因するストレス誘起 電流の抑制には、電子捕獲の抑制と同じく N₂O や NO の 窒化, N₂O と O₂の混合ガスで形成した SiO₂ 膜が有効であ ろう。図 10(b)は, SiO2 膜を N2O 窒化した試料に対して基 板ホットホール注入を行った場合の J_G-E_{ox} 特性を示してい る。N2O 窒化した SiO2 膜は、正孔注入に対してもストレ ス誘起電流が小さく、SiO₂膜の窒化は、電子捕獲に対して だけでなく、ストレス誘起電流に対しても有効である。

また、本稿では、N₂O, NOガスの2種類の窒化を示し たが、NOガスの方が N₂O に比べて処理温度を低くできる こと(低温プロセス),窒化処理時にトンネル絶縁膜の膜厚 を増加させにくい特性がある (膜厚制御性良好) ことから,



図9. 基板ホットキャリア注入前後のJ-E特性



図10. 基板ホットキャリア注入前後の*J-E*特性(SiO₂とSiONの比較)

三菱電機技報・Vol.70・No.3・1996

今後のフラッシュメモリの微細化の観点から、NO ガスに よる窒化が有効であると考える。

5. むすび

以上, 薄い SiO₂ 膜の絶縁破壊特性, 電子捕獲, ストレス 誘起電流の観点から信頼性が高い SiO₂ 膜の形成について述 べ,電子捕獲, ストレス誘起電流の抑制には, SiO₂ 膜の窒 化技術が有効であることを示した。また, SiO₂ 膜の劣化に は,電気的ストレス中に SiO₂ 膜に注入される正孔の影響が 大きいことを明らかにし, 今後の開発指針として, 正孔注入 ストレス耐性を評価すべきことを示した。

フラッシュメモリのスケーリングによるトンネル SiO₂膜 の薄膜化や高速化, 書換え回数の増大など, デバイスからの 要求に対し, トンネル SiO₂膜に対するストレス誘起電流, 絶縁破壊特性の改善が強く望まれる。このような観点から, 本稿で示した窒化 SiO₂膜をしのぐ性能を持つトンネル絶縁 膜の開発が急務となっている。

参考文献

(1) 寺本章伸,小林清輝,平山 誠:熱酸化膜の TDDB
 特性における面積及び膜厚依存性,電子情報通信学会
 技術報告会,94,29 (1994)

- (2) Hori, T., Iwasaki, H., Tsuji, K.: Electrical and Physical Properties of Ultrathin Reoxidized Nitrided Oxides Prepared by Rapid Thermal Processing, IEEE Trans. Electron Devices, ED-36, 340 (1989)
- (3) Maserjian, J., Zamani, N., ∶Observation of Positively Charged State Generation near the Si ∕SiC₂ Interface during Fowler-Nordheim Tunneling, J. Vac. Sci. Technol., 20, 743 (1982)
- (4) Kobayashi, K., Teramoto, A., Hirayama, M.: Model for the Substate Hole Curremt based on Thermionic Hole Emission from the Anode during Fowler - Nordheim Electron Tunneling in n-Channel Metal-Oxide-Semiconductor Field - Effect Transistors, J. Appl. Phys., 77, 3277 (1995)
- (5) Kobayashi, K., Teramoto, A., Hirayama, M.: Electron Traps and Excess Current Induced by Hot - Hole Injection into Thin SiO₂ Films, Pro. of 1995 Int. Reliability Phys. Symp., 168 (1995)

X線転写によるRu/BST/Ruスタックキャパシタ	西岡康隆*	堀川 剛*
を持つ1GビットDRAMセル	炭谷博昭* 結城昭正**	芝野照夫* 木村良佳***

1. まえがき

半導体デバイスの中でダイナミック型メモリ (DRAM) は市場規模の大きさとして重要である一方, 微細化技術開発 のリーディングデバイスとしての役割も担ってきた。現在の 市場の主流は最小寸法 0.4~0.5µmレベルの 16 M ビッ ト DRAM であるが, 学会発表レベルでは 3年に一世代の 速度で開発が進められ, 最小寸法 0.25µmレベルの 256 M ビット DRAM に続き, 現在最小寸法が 0.2µmを切る 1 G ビット DRAM の世代に突入している。しかし, 1 G ビ ット DRAM を実現するには, 微細加工技術を中心として, 特に次に述べる三つの大きな課題を克服しなければならない。 (1) 転写 (リソグラフィ) 技術

0.25 µm 世代の KrF エキシマ転写技術に対し、1Gビッ ト時代に必要な 0.2 µm 以下の微細パターンを形成する転 写技術に関しては、現状の光転写技術を延命するか光以外の 新規な転写技術を実用化するかの二つの選択肢がある。

前者の場合,ArFエキシマレーザによる転写や超解像技 術を従来の露光装置に適用する方法が挙げられる。これらは, 現在までの光転写技術で蓄積したデータが有効活用できるメ リットがあるため,解像性能も含めて 0.2 µm以下の世代 の本命の転写技術とするために精力的に研究されている。し かし,装置も含めて開発が始まったばかりであるのに加え, ①パターンの微細化が進むにつれて焦点深度が浅くなり, デバイス表面の段差で転写条件のマージンが小さくなる,② 下地基板からの光の反射が,パターン形状に悪影響を与える, ③ 孤立パターンと繰返しパターン間での寸法ばらつきが大 きい,などの現在の光転写技術の深刻な問題点がそのまま持 ち越される。

一方後者には,X線転写技術や電子ビーム直接描画技術 があり,光転写技術をしのぐポテンシャルの高さによって以 前から研究されているが,現在のところまだ光転写技術に置 き換わるには至っていない。これは,1GビットDRAM の検討が開始される現在まで,光転写技術の限界に直面しな かったためである。

(2) キャパシタ技術

微細化によって単位セル面積は減少の一途をたどっている が、ソフトエラー耐性、リフレッシュ特性等の観点から、 DRAM としての動作を保証する下限の容量はほぼ一定と見 積もられている。したがって、微細化に伴って容量値を確保 するために、円筒型、フィン型などの電極を複雑に三次元化 してキャパシタ電極表面積を増加させる手法が採られてきた。 しかし、単位セル面積が小さくなるに従い、①セル構造や 作製プロセスを複雑にしても容量が十分に確保できなくなる、 ②キャパシタの高さが高くなることに起因するデバイス表 面の段差の増大が、キャパシタ形成以後の工程に悪影響を与 える、などの問題点が顕著になってきた。

このため近年活発に,作製プロセス及び構造が単純で将来 への技術展開の可能性が高い高誘電率材料薄膜の DRAM キャパシタへの応用が研究されている。しかし,1Gビット DRAM レベルへの応用には膜特性,電極材料・構造,作製 プロセス,信頼性などまだ多くの課題を解決する必要がある。 (3) エッチング技術

1Gビット世代に要求される 0.1 μm レベルまでの幅広 い寸法範囲における高精度なエッチング技術にはまだ解決す べき重要な課題が数多く残されている。例えば、超微細化・ 高アスペクト化とともに、高選択比化や、上に述べた高誘電 率材料など LSI プロセスに導入される新材料のエッチング 技術、マイクロローディング効果 (パターン寸法が小さくな るにつれてエッチング速度が低下する現象。)の低減等が挙 げられる。

今回,我々は上記の課題を克服して1Gビット DRAM に相当する0.14µmルールのメモリセル構造の開発・試作 を行った。その際に特に重要視したのは、1Gビット DRAMだけでなく、4Gビット以降の世代にも対応できる ポテンシャルを持つ技術を開発するという点である。次にそ の試作結果について述べる。

2. 1GビットDRAM対応メモリセルの試作

1Gビット DRAM に相当するメモリセル構造の開発・試 作に当たって前述の課題を克服するために,超微細化リソグ ラフィ技術に対して X 線転写技術,キャパシタ作製技術に 対しては BST (($\underline{B}a,\underline{S}r$) $\underline{T}iO_s$)を用いた高誘電率膜キャ パシタ,そして,エッチング技術に対してガスパフプラズマ 源を用いた改良 ECR (Electron Cyclotron Resonance) プラズマエッチング技術を各々開発し,適用した。以下に, 各々の技術開発の結果とその適用による試作工程を詳しく述 べる。

2.1 メモリセル構造の概要

試作チップの設計は、セルサイズ 0.38 µm×0.76 µm、

セル面積約 0.29 μm²,最小寸法 0.14 μm で行った。セル レイアウトの上面模式図とその断面構造模式図をそれぞれ図 1と図 2 に,試作したメモリセルの断面構造 SEM 写真を図 3 に示す。原則として最小寸法で設計された工程のパターン 形成に X 線転写を適用したが、コンタクトホール工程の転 写は,X 線転写のポジレジスト転写技術が確立していなか ったため、電子ビーム直接描画技術を適用した。

セル内の素子分離には、従来の LOCOS (Local Oxidation of Silicon) 分離に代えて深さ 300 nm,幅 0.14 μ m のトレンチ分離を採用し、また、線幅 0.14 μ m のワード線 及びビット線には、WSi₂を用いた厚さ 100 nm のポリサイ ド構造を採用している。ストレージノード金属と基板の拡散 層との接続(プラグ)は、多結晶シリコン(Si) 埋込みで行った。プラグの上部径はおよそ直径 0.1 μ m であり、約 3 k Ω ストレージノードとプラグの接触抵抗を確保した。

2.2 X線転写技術

近接露光方式の X 線転写技術は、0.1µm レベルまでの 徴細パターンの転写に十分なマージンをもって対応でき、次 世代の転写技術として有望視されている。それは、転写特性



図1. セルレイアウトの上面模式図



図2. セル構造の断面模式図

がデバイス表面の段差に対して影響を受けない,基板からの 反射によるパターン形状の劣化がほぼ無視できるなどの利点 を持つためである。

今回の試作には、当社先端技術総合研究所内に設置されて いるシンクロトロン放射光 (SR) 設備を光源とした X 線転 写設備を用いて行った⁽¹⁾。使用した X 線のピーク波長は約 0.69 nm である。X 線マスクには、パターンを縮小露光す る光転写用マスクとは異なり、等倍の寸法でのマスクパター ンが用いられる。そのため、X 線転写を実用化するために はそのマスクの作製精度の向上が必す(須) である。

今回, X線の吸収体としての Ti-W を SiC 薄膜上に形 成する構造のマスク基板を用いて, 膜のストレスに起因する マスクのひずみを低減した。さらに, レイアウトパターンを 形成する電子ビーム描画技術に, 多重描画方式を採用した。 図4に, 分離パターン上に形成したワード線パターンの SEM 写真を示す。素子分離上に重ね合わせたワード線パタ ーンが良好に形成されていることが分かる。また, 今回の試 作において得られたパターン寸法誤差及び重ね合せ誤差の 3 σ 値は, 図5, 図6に示すように各々0.014 μ m, 0.08 μ m という値が得られ, デバイス試作に十分耐え得るプロセス精 度を確保できた。

2.3 BST高誘電率膜キャパシタ技術



図3. 試作したメモリセルの断面構造SEM写真



図4.素子分離上に形成したワード線パターン

X線転写によるRu/BST/Ruスタックキャパシタ を持つ1GビットDRAMセル

・西岡・炭谷・結城・堀川・芝野・木村

当社では、256 Mビット世代以降の DRAM に適合する キャパシタ技術として、従来の窒化酸化膜に代わるより誘電 率の高い BST 薄膜の開発を行ってきた⁽²⁾。しかし、BST を用いても平面型キャパシタでは1 Gビット以降の DRAM の要求を満足させることは困難と予想されるため、電極側壁 を利用できる単純スタック構造に重点を置いて開発を行った。 キャパシタ作製プロセスフローを図7 に示す。

このプロセス開発のキーポイントは、BST 成膜を平面型 キャパシタで用いたスパッタ成膜法から、ストレージノード 側壁部のカバレッジ特性が良好な CVD (Chemical Vapor Deposition) 成膜法に変更することである。キャパシタ特性 のターゲットとして、確保すべき容量の下限を 25 fF と決 定した。この容量を確保できる SiO₂ 換算膜厚 (t_{eq})として 0.6 nm 以下、10 秒の保持時間に耐え得るリーク電流として 2×10⁻⁷A/cm²以下を目標値に設定し、ストレージノード 高さを 200 nm に設定した。

BSTの成膜は酸化性の雰囲気で行われるため、ストレージノードは耐酸化性の金属が用いられる。従来用いられている白金 (Pt) は Si との反応性が高いため、プラグ上部の多結晶 Si と Pt の相互拡散を抑制して反応を防ぐ目的で TiN



図5. ワード線レジストパターン寸法のヒストグラム



図6.素子分離-ワード線層間の重ね合せ誤差の ヒストグラム

などのバリヤ膜をストレージノードとプラグの間に積層する ことが必要である。しかし、電極側壁も BST を成膜する単 純スタック構造では BST の成膜時にバリヤ膜が酸化される ということが懸念されるため、電極材料としてルテニウム (Ru)を検討し、今回の試作に初めて適用した。RuはBST 成膜時や BST 成膜後の膜質改善のためのアニールに対して もほとんど酸化されず, さらに Si との相互拡散も小さいた め、窒化チタン等の拡散バリヤ膜を必要としないことが分か った (図 8)。200 nm 厚の Ruの加工は、50 nm 厚の SiO2 をマスクにして O₂ + Cl₂ + CF₄ の混合ガスによるドライエ ッチングで行った。図9に、加工後のストレージノードア レーの SEM 写真を示す。テーパ角が小さく表面荒れの少 ない、優れた形状が得られている。Ruと SiO2の選択比は 20 を確保できた。また、マスクに用いた SiO₂の除去と同時 に Ru 電極下部の SiO₂を後退させ、電極面積の有効活用を 図っている。

BST 成膜は、有機金属錯体を原料に用いる CVD 法で行



図1. キャパシタ作製工程フロー



図8. 多結晶Si/Ru電極界面近傍の深さ方向のSIMS分析結果

三菱電機技報・Vol.70・No.3・1996

った。表面モフォロジを良好に保つために二段階成長で成膜 し、各成長ごとに窒素雰囲気中 700°C で結晶化の熱処理を行 った。420°C という比較的低温の成膜温度は、BST のステ ップカバレッジを向上させるのに有効である。また、BST のエッチングは HBr+CH₄の混合ガスを用いて行った。上 部電極はストレージノードと同様に Ru をスパッタ法で形成 している。キャパシタ部の断面 SEM 写真を図 10 に示す。 CVD法で成膜した BST は、75%以上の良好なカバレッジ を達成している。このようにして形成した膜厚 25 nm(teg= 0.56 nm)の BST キャパシタの電流-電圧特性を図 11 に示 す。印加電圧 1.1 V において 7×10-9A/cm²という低い リーク電流を達成し、1Gビット DRAM に必要とされる 基本特性をクリアできた。図12には、今回の試作結果から 見積もったキャパシタ容量とストレージノード高さとの関係 を示す。計算の際には、ストレージノード高さによるステッ プカバレッジの劣化を考慮した。この図から、今回の単純ス タックキャパシタ構造 (ストレージノード寸法 0.24 µm× 0.60 µm, ストレージノード高さ200 nm) で25 fF/セル以 上を確保できること、及びより高いストレージノード高さで



図9. Ruを用いたストレージノードアレー



図10. キャパシタ部断面SEM写真

4Gビット以降の世代に相当するサイズでも十分な容量を実 現できる可能性があることが分かる。

以上の結果から、今回検討した Ru/BST/Ru スタック 構造のキャパシタは1Gビット以降の DRAM のキャパシ タ構造として有望であることが確認できた。

2.4 高精度エッチング技術

0.14µm幅のワード線及びビット線の加工には,改良型 のECRプラズマ源を用いたドライエッチングを適用した。 8 nmのゲート酸化膜上のワード線のエッチングは,選択比 50以上を達成した。また,0.14µmレベルから数百µmレ ベルまでの幅広い寸法範囲にわたって同時に高精度のパター ンを形成するときに顕著な問題となる,マイクロローディン グ効果及びノッチング(パターン底部の欠け)を低減するこ とは重要である。このようなエッチングのパターン寸法依存 性を抑えるために,ガスパフプラズマ源を用いたビームプラ ズマによるエッチング技術を開発した⁽³⁾。使用した装置の 概略を図13に示す。ガスパフプラズマ源とは,高速で作動 するガスパフバルブからエッチングガスをプラズマチャンバ に導入する機構を持つECRプラズマ源である。プラズマチ ャンバよりもエッチングチャンバを低圧にでき,その結果, プラズマ生成チャンバで発生したプラズマがエッチングチャ



図11. Ru/BST/Ruキャパシタの電流-電圧特性



図12. ストレージノード高さとキャパシタ容量の関係



図13. エッチング装置の概略図

ンバヘビーム状に引き出されるため、マイクロローディング 効果やノッチングの改善に有効である。種々のコンタクトホ ール寸法における SiO₂のエッチング速度について調べた結 果を図 14 に示す。今回のビームプラズマによるドライエッ チングでは 0.15 µm レベルのパターン寸法までエッチング 速度がほとんど変化せず、0.15 µm レベルのデバイス試作 に十分適用可能であることが確認できた。

3. む す び

21世紀初頭に市場の立上りが予想される1Gビット DRAMに向けて、デバイスの基本となる0.14µmレベル のメモリセル構造を試作した。キーとなる三つの新規技術を 開発・適用したこのメモリセル構造が1GビットDRAM の要求を満足すること、及びこれらの新規技術が1Gビッ ト及びそれ以降のDRAM世代へ適用できる可能性がある ことを確認した。

今後は量産性を念頭に置き,さらにプロセスやデバイスの 改善や信頼性の検証,向上等に取り組んでいく必要がある。

最後に、この研究を行うに当たってX線露光装置の開発・運用に全面的に御協力いただいたキャノン(㈱ナノテク 研究所を始め、多くの関係各位に深く感謝する。



図14. 種々のパターン寸法におけるエッチング速度の変化

参考文献

- Sumitani, H., Itoga, K., Inoue, M., Watanabe, H., Yamamoto, N., Marumoto, K., Matsui, Y.: Replicating Characteristics by SR Lithography, SPIE, International Symp. on Microlithography, 2437 (1995)
- (2) Eimori, T., Ohno, Y., Kimura, H., Matsufusa, J., Kishimura, S., Yoshida, A., Sumitani, H., Maruyama, T., Hayashide, Y., Moriizumi, K., Katayama, T., Asakura, M., Horikawa, T., Shibano, T., Itoh, H., Sato, K., Namba, K., Nishimura, T., Satoh, S., Miyoshi, H.: A Newly Designed Planar Stacked Capacitor Cell with High-dielectric-constant Film for 256 Mbit DRAM, IEDM Tech. Digest, 149 (1994)
- (3) Oomori, T., Taki, M., Nishikawa, K., Ootera, H.
 Etching for 0.15 μm Level Patterns with Low Microloading Effect using Beam Plasmas Generated by Gas Puff Plasma Sources, Proc. of 8 th International Symp. Microprocess Conf., 152 (1995)

LSI用多ピンパッケージ技術

富田至洋* 上田直人* 中川 治**

1. まえがき

電子機器の高機能化・小型化は近年著しい。特にコンピュ ータの分野では、その傾向が目覚ましく進んでいる。パーソ ナルコンピュータなどによるダウンサイジングが進み、軽量 で、かつ大量なデータを高速に処理することが可能な端末へ のニーズが確実に増加している。

一方, EWS (Engineering Work Station) やハイエン ドのパーソナルコンピュータは,サーバとして情報システム の核となりつつある。システム単位でのダウンサイジングを 可能とするように下位の複雑な情報処理を担い,かつネット ワーク全体の処理速度に支障を来さぬよう,より一層高速で, マルチタスクが可能な性能が求められている。

こうした発展の背景には、LSIのデザインルールの微細 化による高集積化・小型化の技術の進歩がある。LSIパッケ ージにおいては、特にロジック系のデバイスであるマイコン、 ASIC回路の大規模化に伴う入出力端子の増加による多ピン 化への要求が強い。図1に、パッケージの最大ピン数の増加 の傾向を示す。

現在,多ピン用のパッケージとしては100~300ピンの製品が広く使用されているが,更なる多ピン化が要求されつつ ある。最新システムでは既に500ピン級のパッケージが用い られ、今後1,000ピンを超えることも予想される。また, より一層の高速化・高機能化に伴い,放熱特性・電気特性の 向上も強く要求されている。

さらに製品の小型化には、高密度な実装が可能なよう、パ ッケージサイズも小型・薄型化にする必要がある。図2は、 多ピンパッケージのピン数と実装面積を比較したものである。 端子を四辺に並べて配置するQFP (Quad Flat Package) ではピッチを狭くすることで小型化が進められているが、 300 ピンを超える領域では、外部リードのファインピッチ化 に伴い、実装性の観点から端子を粗いピッチで面状に配置し た、より実装性の良い BGA (Ball Grid Allay)が小型パ ッケージとして米国を中心に普及しつつある。200 ピン級で はコスト上優位で実績の高いQFP、200~300 ピン級では 小型化が可能でかつ比較的低コストなモールド型BGA、さ らに、500 ピン級以上では高放熱・高電気特性を持つ高性能 な多層プラスチック BGAが要求されている。

こうした要求にこたえるため、特にロジックデバイス用の 高放熱・高電気特性を持つ200~700 ピンの多ピンパッケー ジとして、銅リードフレーム QFP,モールド型 BGA、及 び多層プラスチック基板を使用した中空型 BGAパッケージ を開発し、量産化した。

また,現在開発中の将来パッケージである1,000ピン級 CSPを含め,多ピンパッケージの開発動向とともにこれら 先端パッケージ技術を紹介する。



2. パッケージ構造, パッケージングプロセス

図1. パッケージ最大ピン数の傾向(出典: Dataquest (1994-3))

以下に,開発した多ピンパッケージが優れた性能を得るた めの構造,組立プロセスについて述べる。

2.1 銅フレームQFP

開発した高放熱タイプの銅フレームQFPには、銅系材料 のフレーム材料を使用した2W級のもの、及び同一ボディ サイズで銅系材料のヒートスプレッダをパッケージに内蔵し たことでより一層の放熱性を確保した3W級のものの2種



図2.多ピンパッケージのピン数と実装面積の比較



図3. 銅フレームQFP(ヒートスプレッダ内蔵タイプ)の構造





類がある。

図3は、ヒートスプレッダ内蔵タイプのQFPの構造を示 す斜視図である。従来は、信頼性の観点からSiとリードフ レームの熱膨脹係数差による熱応力を考慮し、鉄系リードフ レームを用いていた。今回の構造では、銅フレームとチップ との熱応力によるチップへの応力を緩和するために、ダイボ ンド材は従来のはんだ材ではなく高接着で低弾性の樹脂系材

料を採用した。

パッケージの外形寸法は,図4に示す ように、208ピンで28mm角、240ピ ンで32mm角である。リードピッチは テスト及び実装性を考慮して0.5mm ピッチを採用し、パッケージ厚は3.0~ 3.6mmである。現在は外形のシリーズ 化を進めており、ピン数は0.4mmピッ チ化によって296ピンまで対応する予定 である。

さらに今後, 薄型・小型化の要求があ るものには厚みが1.7 mm厚と薄型の LQFP (Low-profile QFP)を中心に 開発し,より多ピンの領域では小型でか つファインピッチな0.4 mm ピッチの LQFPを開発する。更に高放熱性を要 求されるものには,図5に示すように, 薄型・高放熱版として, 薄型パッケージ の欠点である放熱性の低下を補うため,



図5. ヒートスプレッダ露出薄型QFP構造



図G.モールド型BGAの構造

ヒートスプレッダを外部に露出する薄型パッケージ構造の開 発を検討している。

2.2 モールド型BGA

図6は、モールド型BGAの構造を示す斜視図である。主 に両面プリント配線板を用い、配線板上にチップを搭載して 配線板パターンと金線で接続した後、片面をトランスファモ ールドで封止する。配線板裏面には実装基板と接続する端子 をはんだボールで形成する。図7に、225 ピンモールド BGAの外形寸法を示す。ボディサイズは27mm角で、は んだボールを1.5mm ピッチで面状に配置する。同程度の ピン数の208 ピン、240 ピン QFPと比較して端子ピッチが 3倍であり、実装性が良好で、かつ実装面積を同等以下に縮 小できる。プリント配線板は厚みが0.5mm程度であるた め、パッケージの薄型化が比較的容易である。また、リード フレームのように数個のICを搭載し、枚葉単位で処理して 生産性を向上させることにより、コスト競争力のある多ピン パッケージとなっている。

今後300~400ピン級への展開に関しては、コストメリットを保ちつつ、より一層の熱・電気特性が得られるとともに、 従来からモールド BGAの技術課題となっている耐リフロー クラック性の向上と、パッケージの反りの低減を図りながら より大型とするパッケージの構造開発が課題となる。

2.3 中空(キャビティ型)BGA

図8は、当社が開発した中空型 BGAの構造を示す斜視図



図7.モールド型BGA外形寸法



図8.中空型BGAの構造

である。キャビティを形成した多層プリント配線板の使用に より、シグナル/グラウンドプレーンを設けることが可能で ある。また、信号線に関してはマイクロストリップ構造とす ることでインダクタンスを低くでき、電源・グラウンドに関 しては配線長を最短とするような配線と構造設計によって電 気的に優れている。

また、チップ下に基板を貫通したサーマルビアを設け、チ ップ取付け面を下に向けるフェースダウン方式とすることで 熱が放熱フィンに伝達しやすい構造とし、7~8W級の高放 熱パッケージの実現が可能となった。図9は、開発した256 ピン、及び500 ピン BGAの外形寸法を示すものである。ボ ディサイズはそれぞれ27mm角、40mm角であり、厚みは 約3mmである。

段状となった基板のフィンガへのワイヤボンドを高精度に 行うため、ループ形状が制御しやすく、狭ピッチでワイヤ接 続が可能なアルミ線のウェッジボンド技術を導入しており、 チップ寸法の縮小によるコスト低減に寄与している。また信 頼性を考慮して、ふた付け方式による中空構造とした。ボー ル付けは、生産性を考慮して自動機を開発した。図10は、 ボール搭載自動機の外観図である。フラックス塗布、ボール 搭載、及びリフローを一貫ラインで処理する。





今後は更に,700 ピン級の多ピンパッケージまでの対応を 検討している。多層プリント配線板の低価格化により,コス ト競争力を上げることが今後の課題である。

3. 各パッケージの性能

以下に,208 ピンと 240 ピンの銅フレーム QFP,225 ピンのモールド型 BGA,及び 256 ピンと 500 ピンの多層プラ スチック基板を用いた中空型 BGAを例にして,各パッケー ジの性能,特に熱・電気特性に関して述べる。表1は, 各パッケージの熱・電気特性のシミュレーション値を 比較した表である。

まず熱特性については、風速1.0m/s時の許容消 費電力のデータを比較した。同一サイズで比較すると、 ヒートスプレッダ内蔵型のQFPや中空型BGAと比 べて、モールド型BGAは若干劣る。チップの発熱の 伝達に抵抗が少なく、かつ放熱性が良好な放熱フィン を備えた中空型BGAが最も良好である。

また電気特性については、グラウンドバウンスに代 表される信号ノイズ発生の原因の一つである、リード と配線部の自己インダクタンスで比較した。高速デバ イスではノイズが大きな問題となり得るため、インダ クタンスの値が少ないほど良好な電気特性であること を示す。リード、配線長さ、及びパッケージ構造等に よって差異があるため、表には最大値と最小値を示し ている。電気特性は、中空型 BGA、モールド型 BGA、銅フレーム QFPの順に優れている。いずれ も、強磁性体である鉄系フレームを使用した従来の多 ピン QFPパッケージよりも優れた熱・電気特性が得 られている。

4. 次世代多ピンパッケージ技術

以下に,現在開発中の究極の薄型・小型多ピンパッケージ であるCSP (Chip Scale Package)の構造,組立プロセス 及び今後の展開に関して述べる。

CSPは、ICメーカに対して KGD (Known Good Die) と呼ばれるバーンインテスト済み良品チップ供給への要求が 高まるにつれ、ベアチップと同等に小型で、かつ良好なテス ト性・リペア性を持つ最先端のパッケージとして各社が開発 を 加速してきた。図 11 に、当社が開発中の CSP の構造を





図11. CSPの構造(1,024ピン, 0.5ピッチ)



図12. CPS組立プロセス

表1.熱・電気特性の比較

		パッケージ	ボディサイズ (mm)	リードピッチ (mm)	許容消費電力 (1m/s)	インダクタンス (nH) (1MHz)
PQFP(鉄系フレーム)	208ピンQFP	28	0.5	1W以下	12.1~16.1
PQFP		208ピンQFP	28	0.5	2W	10.6~13.4
		208ピンQFP ヒートスプレッダ内蔵型	28	0.5	3W	9.7~12.3
(銅フレ	ーム)	240ピンQFP	32	0.5	2.5W	12.1~15.1
		240ピンHQFP ヒートスプレッダ内蔵型	32	0.5	3.5W	9.4~11.4
	モールド型	225ピンBGA	27	1.5	2W	7.5~14.4
BGA	中空型	256ピンBGA (フイン付き)	27	1.27	3W	3.4~ 8.3
		500ピンBGA (フィン付き)	40	1.27	7W	4.4~ 9.7

示す。0.5mm ピッチのはんだバンプを,約17mm角のパ ッケージ表面に,1,024 ピンを配置することが可能である。 信頼性の観点から,内部バンプ間の狭間げき(隙)に,ト ランスファ成形技術による樹脂封入技術開発により,モール ド封止してあることが特長である。従来のプラスチックパッ ケージで実績のあるモールド樹脂の適用により,同等の信頼 性を持つことが期待できる。

その組立プロセスには、図12に示すように、フリップチ ップボンド技術、バンプ転写技術、及び狭ピッチはんだバン プ形成技術のような、いずれも従来のICアセンブリ技術を 応用しながら新しい技術を開発している。はんだバンプ形成 はコストを考慮して印刷法を採用し、ピン数が増えても組立 コストに影響しないコスト競争力のあるパッケージを目指し ている。電気特性は、フリップチップ方式の採用によってパ ッケージ内の配線長が短いため、従来のパッケージに比べて 優れている。

CSPは、KGDとして用い得る点から、将来的には高歩 留りのMCM (Multi Chip Module) への展開の可能性も 高い。一方、接続バンプをエリアアレー状に配置した場合、 実装基板側の配線ルールの微細化・多層化が必要である。今後CSPが広く用いられるには、基板配線を含めた実装設計 とプロセスのインフラ整備が重要であろう。

5. む す び

高放熱・高電気特性を持つ 200 ~ 700 ピンの多ピンパッケ ージとして,銅リードフレーム QFP,モールド型 BGA, 及び中空型 BGAパッケージを開発し,量産化した。

今後は、外形のシリーズ化、より一層の高機能化・小型化、 及び生産性の向上、基板の低価格化を可能とする構造設計等 によってコスト競争力を上げることが課題となる。また将来 技術として、CSPの構造・要素技術開発を進め、究極の薄 型・小型多ピンパッケージである MCMへの展開も検討す る。

参考文献

 (1) 馬場伸治,上田直人,中川 治:CSP (Chip Scale Package)の開発,SHM 会誌,11, No.5,15~19 (1995)

アーキテクチャに依存しない

高位合成用HDLモデル化技術

東田基樹*
(第田英幸*
小林直弘*
オ/南田法*
オ/第二*

1. まえがき

マルチメディア時代を迎え,画像/音声処理,通信におけ る変復調処理,また誤り訂正符号の符号化/復号処理等の LSIが各企業で盛んに開発されている。これらの処理アルゴ リズムは,標準化が進められていることもあり,ソフトウェ アレベルでの動作アルゴリズムは固定的である。しかし,こ の動作アルゴリズムを LSIとして実現する場合,入出力の 速度や,データバス幅,クロック周期等により,ハードウェ アのアーキテクチャは大きく変わる。このため,これらの LSIは,アプリケーションごとにアーキテクチャを検討し直 す必要がある。

最近,ソフトウェアレベルの HDL (Hardware Description Language) モデルから要求性能の制約に応じたアーキテクチャを自動合成する高位合成 ツールが開発された。この高位合成ツールを利用すれば、上記のような LSI は、単一の HDL モデル からの自動合成が可能になると期待できる。

しかし, ソフトウェアレベルの動作アルゴリズム を単純に変換した HDL モデルからは,現状の高位 合成ツールでは,ほとんどの場合,様々な要求仕様 に応じた多様なアーキテクチャを合成できない。こ れを可能にするためには,アーキテクチャに依存し ない高位合成用 HDL モデルのモデル化技術が必要 となる。

今回,誤り訂正符号の復号処理LSIを対象とし て,アーキテクチャに依存しない HDLモデルの開 発に取り組んだ。この論文では,開発における,ソ フトウェアレベルの動作アルゴリズムから高位合成 ツールに適用可能な HDLモデルの作成手順,及び 合成可能なアーキテクチャの範囲を拡大するための HDLモデルの改良法について述べ,さらに,開発 した HDLモデルで多様なアーキテクチャを高位合 成した結果について述べる。改良した HDLモデル からは6種類の異なったアーキテクチャを合成させ, 面積比で最大10倍,サイクル数比で最大5倍の差 異を持ったアーキテクチャを得ることができた。

2. 高位合成ツール

2.1 高位合成ツールの概略

高位合成ツールは、動作記述を入力し、アプリケーション に応じた最適なデータパス構成とデータパスの制御論理を計 算し、論理合成ツールに入力可能なレジスタトランスファレ ベルの記述として出力するツールである⁽¹⁾。

図1に、高位合成ツールの簡単な入出力例を示す。図(a) は入力となる動作記述である。図(b)~(d)は、合成されたデ ータパスアーキテクチャと対応する制御論理(状態遷移)で ある。従来の論理合成ツールでは、図(a)の動作記述を1ク ロックサイクルで動作すべき論理と解釈する。したがって、 論理合成ツールでは、図(b)の回路しか生成できない。高位 合成ツールでは、この動作記述の実現に複数クロックサイク

$y=in1\times in2+in3\times in4+1$

(a) 動作記述



(b) アーキテクチャ1(乗算器2,加算器2,1サイクル動作)



(c) アーキテクチャ2(乗算器2,加算器1,3サイクル動作)



(d) アーキテクチャ3(乗算器1,加算器1,4サイクル動作)図1.高位合成ツールが合成する様々なアーキテクチャ

三菱電機技報・Vol.70・No.3・1996

ルを使用してもよいと解釈する。このため、図(c)、図(d)に 見られるように、それぞれ二つある乗算演算や加算演算の実 行サイクルを変化させて、乗算器や加算器の共有化を行うこ とができる。演算の実行サイクルを変化させてリソースの共 有化を行う手法を、スケジューリングと呼ぶ。高位合成ツー ルでは、このスケジューリングが中核となる処理である。

高位合成ツールを用いることにより,動作サイクルとリソ ース数のトレードオフといった,アーキテクチャレベルの最 適化を行うことができる。

2.2 使用した高位合成ツール

HDLモデルは、ツールに独立な記述となることが望まし いが、現実には、ツールに特化した記述となる。以降の章で は、Behavioral Compiler^(#1)(以下"BC"という。)を対 象として行った高位合成用 HDLモデルの開発手順、及び高 位合成の適用結果について述べる。

BCは、入力の記述言語として Verilog-HDL と VHDL の両方をサポートしている。また、スケジューリングの自由 度に応じて、cycle-fixed I/O、superstate-fixed I/O、 free-floating I/Oの三つのスケージューリングのモード を持っている。

今回は、記述言語として Verilog-HDLを、スケジュー リングのモードとして superstate-fixed I/Oを用いた。 superstate-fixed I/Oを使用した理由は、外部との通信 プロトコル等についてはスケージューリングを固定させ、そ の他の部分については BC に自由なスケジューリングを行わ せるためである。

3. 高位合成用HDLモデルの開発

3.1 動作アルゴリズム

リードソロモン誤り訂正符号(以下"RS 符号"という。)の復号処理の動作アルゴリ ズムのフローを図2に示す⁽²⁾。

復号処理アルゴリズムの基本的な演算は, ガロア体の乗除算,及び加算演算である。 ガロア体の乗除算は,通常の加減算演算を 1回用いて実現できる。ガロア体の加算は, 通常の減算演算を2回と定数テーブル参照 を用いて実現できる。このガロア体演算の 量が,アルゴリズムの複雑度を表し,また, 実行時間を決定する。

この復号処理の動作アルゴリズムを Verilog-HDLを用いて記述した。記述量 は、378行 (そのうち定数テーブルの記述 が73行)である。HDLには、三重にネス トしたループを含む30個のループ記述が

(注 1) "Behavioral Compiler"は、Synopsys社の登録商標である。 存在する。この HDLモデルは、1シンボルのビット幅8, 情報シンボル数7,パリティシンボル数8,訂正可能シンボ ル数4の RS符号に対して記述したものである。しかし、ガ ロア体の加減算演算に使用する定数テーブルを変更し、動作 アルゴリズム内のループ回数を変更するだけで、これらのパ ラメータが異なった RS 符号の復号処理アルゴリズムとする ことができる。

3.2 外部インタフェースの付加

実際のLSIの動作を表現するためには、上記 HDL記述 に外部インタフェースの動作記述を加える必要がある。

高位合成対象である RS 符号の復号処理 LSI とその入出 力を含むシステムの構成を図3に示す。データは受信 FIFO に蓄えられる。受信 FIFO にデータがあるとき, DataEx-



図2. 動作アルゴリズムのフローと階層分割



図3.全体のシステム構成とLSI内部のモジュール構成

アーキテクチャに依存しない高位合成用HDLモデル化技術・東田・小林・石川・濱田・大倉

ist信号がアクティブとなる。復号処理LSIは、この信号を 検出して、ReadRequest信号をアサートし、受信データを 1ブロック分取り込む。1ブロック分の誤り訂正が完成すれ ば、WriteRequest信号をアサートして、訂正データFIFO へ誤り訂正後のデータを出力する。以上が外部とのインタフ ェースの仕様である。この外部インタフェースを HDL記述 で表すと、図4のようになる。純粋な動作アルゴリズム部は クロックを意識しない記述となるが、外部インタフェース部 は、"@ (posedge clk)"文を使用したクロックを意識した 記述となる。

3.3 階層分割

BCが一度に扱うことのできる演算の量は、高々150程度 である⁽³⁾。したがって、前節の記述を直接BCの入力記述 とすることはできない。そのため、図2及び図3に示すよう に、動作記述を三つに分割して、それぞれの動作を三つのサ ブモジュールで実現するようにした。また、それぞれのサブ モジュールがパイプラインの実行ができるように、前節と同 様にサブモジュール間の通信プロトコルの記述を付加した。

さらに演算を削減するために、動作記述中に多数現れるガ ロア体の演算(関数として表現してある。)を、単独の新しい 演算として登録した。

3.4 HDLモデルの改良

図1の例からも分かるように、高位合成ツールは、並列実 行可能な動作(演算)に着目して、面積(リソース数)とサイ クル数のトレードオフを図る⁽¹⁾。トレードオフできる範囲 が大きいほど、様々な要求仕様に対応した多様なアーキテク チャを合成できる。したがって、多様なアーキテクチャを合 成できる HDLモデルとするためには、トレードオフの範囲 ができるだけ拡大するように、並列実行を意識した HDLモ デルとする必要がある。ここでは、シンドローム行列演算に



図4. 外部インタフェースのために付加する記述

対して行った HDL モデルの改良について述べる。

シンドローム行列演算の基本動作は、8行15列の行列 a_{ij} と15行1列の行列 b_j の行列積(ただし、乗算/加算演算に は、ガロア体の乗算/加算を用いる。)である。HDLモデル では、この動作を二重にネストしたforループの記述によっ て表現している。当初のHDLモデルでは、図5(a)に示すよ うな、内側のループで1行分の行列演算を行うようなアルゴ リズムとなっていた。これでは、内側のループを展開した場 合でも、加算演算に依存関係があり、並列実行ができない。 一方、図5(b)に示すように、内側のループで1列分の乗算 と加算の演算を行うような記述に変更した場合、内側のルー プを展開すると、8個の乗算/加算演算が並列に実行可能と なる。

4. 様々なアーキテクチャの高位合成

4.1 Syndrome演算モジュールの高位合成

Euclid 及び Correction 演算モジュールは受信信号に誤 りがあるときだけ動作するモジュールなので、Syndrome 演算モジュールが、LSI全体の動作速度を決定するモジュ ールである。この節では、この Syndrome 演算モジュール の HDL モデルを入力として、サイクル数制約、及びガロア 体の加算器を変化させた 6 種類の高位合成を行った結果を示 す。

図6に、合成した6種類のアーキテクチャの回路面積とサ イクル数の関係を示す。面積の尺度に用いた bc 数とは、ゲ ートアレーの基本セルの個数である。2入力 NANDゲート は、3個の基本セルを用いて実現できる。ガロア体加算器と しては、高速版と小面積版の2種類を用いた。小面積版のガ



三菱電機技報・Vol.70・No.3・1996



5. 高速版ガロア体加算器使用, ループサイクル2の制約

6. 高速版ガロア体加算器使用, ループサイクル4の制約

図6. 面積とサイクル数のトレードオフ

ロア体加算器は,面積が2,754 (bc),遅延が43.24 (ns) で あり,高速版は,面積が4,712 (bc),遅延が23.89 (ns) で ある。小面積版のガロア体演算器を用いる場合はガロア体の 乗算と加算に2サイクル必要であるが,高速版を用いる場合 は1サイクルで実行できる。なお,クロック周期は50 (ns) と指定した。

一度の高位合成に要した CPU時間は Sparc 10 (Sun 製) で、1,000~1,500 s である。また、使用メモリは 40~80 Mバイトである。

合成したアーキテクチャは、面積比で最大10倍、サイク ル数比で最大5倍の差異を持つ。したがって、このHDLモ デルは、この範囲に収まる要求仕様のアーキテクチャなら合 成可能であるといえる。また、ガロア体加算器の小面積版と 高速版のトレードオフ曲線の差に見られるように、演算器を 変化させることにより、トレードオフの範囲を拡大できるこ とも判明した。

4.2 全体の高位合成

さらに、Euclid演算モジュールとCorrection演算モジ ュールについても高位合成を行った。表1に、サイクル数最 小と面積最小の高位合成を行った結果を、Syndrome演算 モジュールの結果と合わせて示す。ガロア体の加算器には小 面積版を使用した。

サイクル数最小と面積最小のアーキテクチャの差異は, Euclid演算モジュールで,面積比が1.05倍,サイクル数比 が1.5倍, Correction演算モジュールで,面積比が1.4倍, サイクル数比が1.5倍である。Syndrome演算モジュール に比べると,アーキテクチャの差異が小さい。

これは、アルゴリズム内に並列性が少なく、複数リソース

表1.全体の面積とサイクル数のトレードオフ

モジュール	最適化目標	面積 (<i>bc</i>)	サイクル数
Cundromo	面積最小	18,286	271
Syndrome	サイクル数最小	65,341	52
Evalid	面積最小	47,133	1,408
Euclid	サイクル数最小	47,885	928
Composition	面積最小	38,574	840
Correction	サイクル数最小	57,171	467

の並列実行による高速化が余りできなかったためと思われる。 逆に考えると、高位合成を有効に使用するには、大きな並列 性を持つようなアルゴリズムを検討し記述することが重要で あることが分かる。

5. む す び

この論文では、リードソロモン誤り訂正符号の復号処理 LSIを対象とし、アーキテクチャに依存しない高位合成用 HDLモデルの開発について述べた。

開発した HDLモデルで高位合成を行った結果,LSIの動 作速度を決定する Syndrome 演算モジュールについて,面 積比で最大 10倍,サイクル数比で最大 5倍の差異を持つ 6 種類のアーキテクチャを合成できた。

今回作成した動作記述は、階層分割を行っていたり、外部 インタフェースのための記述を付加していたりして、完全に アーキテクチャに依存していないとはいえない。階層分割の 必要性については、ツールの今後の発展に期待するとともに、 実際の運用面では、アーキテクチャのトレードオフの可能性 を減じないような分割を行うようにしていく計画である。ま た、外部インタフェースについては、インタフェース記述部 と動作記述部を分離し、インタフェース記述部については幾 つかのテンプレートを準備し、そのテンプレートと動作記述 を組み合わせることにより、様々な LSI に対応可能となる ような構成にする予定である。

参考文献

- Gajski, D., Wu, Wu., Dutt, N., Lin, S.: High-Level Synthesis, Kluwer Academic Publishers (1992)
- (2) 今井秀樹:誤り訂正符号化技術の要点,日本工業技術センター (1986)
- (3) Synopsys: Behavioral Compiler Methodology Version3.2b, Synopsys (1995)



近年,マイクロプロセッサの高性能化とともにその性能 を生かすため,高速SRAMを用いたキャッシュメモリの 要求が急激に増えてきました。また,マイクロプロセッサ の低消費電力化のため電源電圧が5Vから3.3Vに低電圧化 してきました。そのため,マイクロプロセッサと直接イン タフェースをとるキャッシュメモリも3.3V化する必要が 出てきました。この要求にこたえていくために,三菱電機 では高速,低消費電力で3.3Vインタフェースを持った高 速SRAMを開発し,製品化をしました。表にそのライン アップを示します。

●256K高速SRAM

語構成は32K×8で,8個使用することで256Kバイトのキ ャッシュシステムを構築できます。現在量産中のM5M5 V278Dはアクセスタイム15nsでプロセッサの動作周波数66 MHzまで対応可能であり,現在開発中のM5M5V278Eは アクセスタイム10nsでプロセッサの動作周波数100MHzま で対応可能です。

用途として,先に説明したデータキャッシュメモリのほ かタグメモリや通信分野等でのバッファメモリとして最適 です。またパッケージはDIP,SOJのほかノートブックパ ソコン等に最適なTSOPも用意しております。

◎1MパイプラインバーストSRAM

現在主流のマイクロプロセッサは、バーストモード(4ア ドレスの高速動作)をサポートし、システムの性能を上げ ています。このバーストモードをサポートし、かつチップ 内部にレジスタ回路を内蔵しパイプライン動作を可能にし た1MパイプラインバーストSRAMを開発しました。これ によりーバースト動作(4アドレス動作)必要サイクル数は、 従来のSRAMの3-2-2-2から3-1-1-1と3サイクル減少でき ます。また256Kバイトのキャッシュシステムを構築する 場合32K×8の8個使用から32K×32の2個使用に部品数を削 減することができます。以上の点から、今後のキャッシュ メモリはパイプラインバーストSRAMに急激に移行して いくと思われます。

現在量産中のM5M5V1132はアクセスタイム5.5nsでプロセッサの動作周波数100MHzまで対応可能であり,現在 開発中のM5M5V1132Aはアクセスタイム3nsでプロセッサ の動作周波数150MHzまで対応可能です。またパッケージ はQFPのほかノートブックパソコン等に最適な薄型の LQFPも用意しております。

今後,標準SRAMとパイプラインバーストSRAMの更 なる高速化・大容量化を図る予定です。

	256K高i	東 SRAM	1M Pipeline Burst SRAM		
	M5M5V278D	M5M5V278E	M5M5V1132	M5M5V1132A	
語 構 成	32K×8	32K×8	32K×32	32K×32	
デザインルール	0.6µm	0.4µm	0.6µm	0.4µm	
アクセスタイム (動作周波数)	15ns	10ns	5.5ns (100MIIz)	3ns (150MHz)	
消費電流	100mA	120mA	300mA	220mA	
パッケージ	DIP SOJ TSOP	DIP SOJ TSOP	QFP LQFP	QFP LQFP	
V_{cc} spec.	3.3V + 10% / -5%	3.3V+10%∕-5%	3.3V+10%/-5%	3.3V + 10% / -5%	
スケジュール	量産中	ES'96/1 CS'96/8 MP'96/9	量産中	ES'96/3 CS'96/6 MP'96/7	

三菱3.3V高速SRAMラインアップ



有償開放についてのお問合せは 三菱電機株式会社 特許センター *Tel*(03)3218-2174

半導体不揮発性記憶装置の書込み及び消去方法

(特許 第1878212号, 特公平4-80544)

発明者 松尾龍一

この発明は、電気的書込み及び電気的消去が可能な半導体 不揮発性記憶装置の書込み及び消去方法に関するものである。

従来のこの種の装置では、書込み時と消去時とにおいて同 一のトンネル SiO₂ 膜を電子が通り抜けるので、書込みと消 去を繰り返す回数に比例して、トンネル SiO₂ 膜に残留する 電子数の増加する割合が大きくなって、書換えが不可能にな り、メモリセルの寿命が短くなる欠点があった。

この発明は上記の欠点をなくすためになされたもので,図 に実施例を示す。浮遊ゲート(5)直下の SiO₂ 膜は,ドレイン (2)上,ソース(3)上及びその間の Si基板(1)上で10~300 Å 程度に形成され,トンネル現象が生じるように構成されてい る。

書込みの場合は、ソース(3)及びSi基板(1)を接地し、正の 電圧を制御ゲート(7)とドレイン(2)に印加すると、電子がSi

〈次	次号予定〉 三菱電	機技報 Vol.7	0 No.4	特集"電力情報制	御システム"
	特集論文				
	☯電力情報制御	システム特集	に寄せて		
	●電力情報制御	システム技術	の現状と	展望	
	●情報制御計算	機システム			
	●分散型系統制	御システム			
	●電力系統運用	業務支援シス	テム		
	●配電総合自動	化システム			
	◎電力マッピン	グシステム			
	♥現場作業支援	システム			
	❷電力設備ドキ	ュメント管理	システム		
	●火力発電プラ	ント設備運用	・管理支	援システム	
	■電力基幹系通	信網システム			

基板(1)からソース(3)を経てソース側トンネル SiO₂膜を通 り抜けて浮遊ゲート(5)に注入され、書込みが完了する。 消去の場合は、制御ゲート(7)、ソース(3)及び Si基板(1) を接地し、正の電圧をドレイン(2)に印加すると、浮遊ゲー ト(5)に蓄積されている電子がトンネル SiO₂膜を通り抜けて ドレイン(2)を経て、Si基板(1)に放出されて消去が終了する。

以上のように、この発明によれば、浮遊ゲート(5)への電 荷の書込みと、消

本を異なる経路で 実行でき、トンネ ルSiO₂膜中の電 荷の滞留を減少で き、寿命を長くす ることができる。



●給電情報ネットワーク
●お客さま情報ネットワーク
●電力設備映像監視システム
●九州電力㈱納め小容量衛星通信システム
普通論文
◎プラント建設工事におけるEOA化の現状
●東京電力㈱納め臨海副都心向け屋外形変圧器装置
◎東海旅客鉄道㈱納め機械設備保守保全支援エキスパートシステム
●宇宙開発事業団納め地球観測プラットフォーム技術衛星用
地球観測情報受信設備
◎グラフィックオペレーションターミナルGOT'800シリーズ
❸ビジョンセンサ"AS50VS"
●FAコントローラ"MELSEC-LM"シリーズ

	三菱電機技	報70巻3号	
三菱電機技報編集委員	(無断車	(載を禁ず)	1996年3月22日 印刷
委員長 – 黒 田 紀 典			1996年 3 月25日 発行
委員 永田譲蔵 下村寛士	編集兼発行	人 小林保雄	
永田裕之 河内浩明	印刷	斩 千葉県市川市塩浜	兵三丁目12番地 (〒272-01)
上杉 豪 内藤明彦		菱電印刷株式会社	t
磯田 悟 山本延夫	発 行	听 東京都港区新橋产	六丁目4番地9号
如谷正雄 才田敏和		北海ビル新橋(〒 105)
中井良雄 鸟取 浩		三菱電機エンジニ	- アリング株式会社内
龄 事 小 林 伊 推		「三菱電機技報社	」Tel. (03) 3437局2692
2日早時使用业 从山 熱	~ ~ ~	元 東京都千代田区神	田錦町三丁目1番地 (〒101)
5月5日来通当 7 日 秋		株式会社 オーム	、 社
		Tel (03) 3233局	0641(代) 振琴口座東京6-20018
	-	西 1 487911円 (木休7)	
	正	曲 1前721円(本)本代	10月17 15年十月1



ワイヤカット放電加工におけるワイヤ電極自動供給方法

この発明は、ワイヤカット放電加工装置におけるワイヤ電 極自動供給方法において、ワイヤ電極の自動供給中にトラブ ルからくる供給の失敗を検出して、再度ワイヤ自動供給をや り直し、成功に結び付ける方法に関するものである。

ワイヤカット放電加工装置におけるワイヤ自動供給方法は, 加工開始穴が変わるたびに切断動作をした後,挿入動作をし て加工のできる状態に自動的に持っていく方法である。

従来のワイヤ自動供給方法は,挿入動作中のトラブルによって,挿入失敗が発生した場合は,挿入動作の続行が不可能 となってしまう欠点があった。

この発明は、上記のような欠点を除去するためになされた ものである。すなわち、図に示すように、挿入指令を出して 挿入動作を行わせる。そこで失敗を検出しない限り挿入完了 となるが、もし、失敗を検出した場合は、その回数がN回 に達しているかを判断し、N回に達している場合は、挿入 動作を停止させる。しかし、N回に達していない場合は、 ワイヤ電極の切断動作を行わせ、切断完了後は、再度挿入指

半導体装置(注

この発明は、半導体チップ上に同一外部信号用ボンディン グパッドを複数個設けた半導体装置に関するものである。

従来のこの種の半導体装置では,外部信号に対して2個の 同一外部信号用ボンディングパッドが常に接続され,入力容 量が過大になる問題点があった。

この発明は、上記の問題点を解決するためになされたもの である。図の実施例に示すように、半導体チップ(1)上に、 半導体チップ(1)の同一回路に接続される2個の同一外部信 号用ボンディングパッド(3a,3d)と、それらの接続経路 系を内部回路(8)に選択的に接続するスイッチ手段(19)と、そ の選択状態を決定するための信号を入力するスイッチ切換え 用ボンディングパッド(11)が構成されている。この構成によ り、同一外部信号用ボンディングパッド(3a,3d)の一方 が内部回路(8)に接続され他方は切り離されるので、半導体 チップ(1)上に同一外部信号用ボンディングパッドを2個設 けているにもかかわらず、外部信号入力ピンから見た入力容 量を、半導体チップ上に1個の外部信号用ボンディングパッ (特許 第1746430号, 特公平3-75289号)

発明者 弥富 剛,山本政博,尾崎好雄 令を出して挿入動作を行わせるといったサイクルを繰り返す。 このように,挿入が成功するまで,すなわち失敗が*N*回に 達するまでは繰り返すようにしたものである。

以上のように、ワイヤ挿入中の失敗を検出することにより、 再度挿入をやり直すことによって成功に導くものであり、高 信頼度のワイヤ自動供給方法を提供するものである。



(米国特許 第4,808,844号)

発明者 尾崎秀之,平山和俊,藤島一康,日高秀人 ドのみを設けている場合の入力容量とほぼ等しくすることが できる。





このたび三菱電機では、小型・軽量でパソコンを直接接 続でき、また手軽に映像を大画面で楽しめる高照度液晶デ ータプロジェクタ LVP-SV1を開発しました。

LVP-SV1は、昨春発売し好評を得ているLVP-EP1の 顧客アンケート、販売店その他市場情報から小型・軽量, 高解像度,高照度を生かしたミニプレゼンテーションツー ルとして開発しました。

1.3インチ30万画素高開口率ポリシリコン液晶パネルを2 枚使用した三菱電機独自の輝度・色画像分離方式を用いパ ソコン,ビデオ映像ともに解像度の高い高画質の画像を再 現します。

特 長

●1.3インチ30万画素高開口率のモノクロ液晶パネルとカラー 液晶パネルの採用によりケーブルを接続するだけでパソコン 画像を映し出します。また映像画像も水平解像度480TV本の 高画質で再現します。

●カラー液晶パネルに新カラーフィルタを採用することにより一段と白色,青色の再現性が向上しました。

●100Wのハロゲンランプと偏光ビームスプリッタ,及びダ イクロイックミラーにより6,000Kの色温度と,40インチ160 ルクスの高照度を得ました。

●ビデオ入力端子及びミニD-sub15ピンのアナログRGB入力 端子を備えており、パソコンをこの端子に接続するだけでパ ソコン画像を、また映像画像はビデオ入力端子に接続するこ とにより20型から100型まで投写できるA4サイズの小型機を 実現しました。



LVP-SV1外観

液晶プロジェクタ概略仕様

型 名	LVP-SV1	LVP-EP1
標準価格	24万円	13.8万円
入力信号方式	NTSC アナログRGB	NTSC
液晶サイズ	1.3インチ×2	1.3インチ×2
画素数	30万画素×2	17万画素×2
投写サイズ	20~100型	20~100型
照度(40インチ)	160 lx	60 lx
ランプ	100Wハロゲン	100Wハロゲン
消費電力	140W	140W
質 量	4.7kg	4.2kg
外形寸法(mm) W×D×H	$200 \times 306 \times 155$	$200 \times 306 \times 155$



基本光路図



産業用分電盤の分岐回路用遮断器としてご愛顧いただい ているJIS協約寸法ブレーカBH-K形及びNF/NV-KBシ リーズに,このたび,負荷側端子へ速結端子を装着した速 結端子付き遮断器を品ぞろえしました。

特 長

(1) 配線作業工数の省力化

(3) 増し締め保守工数の省力化

速結端子の採用により,負荷側配線作業工数が大幅に低減 しました。従来のような端子ねじの緩め,締付けや電線への 圧着端子のカシメが不要となり,操作レバーを用いたツーア クションの簡単な作業で,スピーディに結線が行えます。 (2) 接続作業の信頼性向上

●ばね力により接触圧力を得るので、ねじ端子のような締付 けトルクのばらつきの影響がなく、接続作業の安定性を向上 できます。

●ケージクランプ方式を用いることにより,従来の電線押込 み式に比べて高接触圧力を実現し,接続部の信頼性を向上さ せています。また,単線ばかりでなくより線(最大3.5mm²) にも適用可能です。 負荷側端子にねじを使用しない構造のため、増し締め作業 が不要となり、保守工数の省力化が図れます。

: "ケージクランプ"は, WAGO Kontakttechnik GmbH社の商 標 (申請中)です。



速結端子付きBH-K形2極品の外観



電線接続手順

機種一覧

機 種	アンペア フレーム	形名	極 数	定格電流 (A)	接続方式	速結端子の適用 電線サイズ
	50	BU-K	1	10 15 20	電線側:	
ノーヒューズ	50		2	10, 10, 20	M5押え	φ1.6, φ2
遮断器	30	NF30-KB	2	3, 5, 10, 15, 20	負荷側:	の単線 2mm², 3.5mm²
	50	NF50-KB	2	(5), (10),	速結端子	のより線
漏電遮断器	50	NV50-KB	2	15, 20		

注:定格電圧,定格遮断容量,定格感度電流(漏電遮断器のみ)は, 速結端子なしの同一形名品と同じです。

FIFOメモリ M66256FP/ <u>スポットライト</u> M66257FPシリーズ

三菱電機では、ディジタル画像処理に最適なFIFO^(iE1)メ モリシリーズを開発・量産中ですが、今回新たにM66256 FP及びM66257FPをラインアップに加えました。

近年ディジタルPPC^(#2)に代表されるように,OA機器 のディジタル化が進み,より高度な画像処理機能が求めら れています。そこで注目を集めているのが,画像情報を高 速で記憶・出力するFIFOメモリです。以下にM66256FP 及びM66257FPの特長を示します。

1. M66256FPの特長

●高速動作

当社従来品であるM66251AFPと比較して1.6倍高速化し, サイクルタイム25nsを実現しました。これにより,例えば ディジタルPPCでは,従来品と比べて同じ時間で1.6倍の 枚数のコピーが可能です。

●A3短辺1ライン分のメモリ容量

400dpiというCCD^(注3)イメージセンサの解像度とA3サ イズ短辺1ライン297mmという長さからメモリ容量を 5,120ワード×8ビットに設定しています。

●書込み,読出し機能の独立

書込み端子と読出し端子が独立しており,またアドレス を与えることなくメモリ内のデータが書き込まれた順に読 み出されるため,画像処理に適した仕様となっております。 ●パッケージ

基盤実装の高密度化を考慮し、パッケージボディサイズ 375mil幅の24ピンSSOP^(注4)を採用しました。

2. M66257FPの特長

●高速動作

当社従来品であるM66253FPと比較し、1.6倍高速化し サイクルタイム25nsを実現しました。これにより、例えば ディジタルPPCでは、従来品と比べて同じ時間で1.6倍の 枚数のコピーが可能です。

●A3短辺2ライン分のメモリ容量

この製品は5,120ワード×8ビットのFIFOメモリを2回 路カスケード接続して1チップに納めています。これによ り、5,120ワード×8ビットのFIFOを2個用いた場合に比 べ、部品点数は1/2に、基盤面積は約40%に削減されます。 ●書込み、読出し機能の独立

書込み端子と読出し端子が独立しており,またアドレス を与えることなくメモリ内のデータが書き込まれた順に読 み出されるため,画像処理に適した仕様となっております。 ●パッケージ

基盤実装の高密度化を考慮し、36ピン450mil幅のSSOP を採用しました。

3. ディジタルフィルタへの応用

FIFOメモリは、ディジタルPPCなどのOA機器で、CC Dイメージセンサが原稿から読み取ったデータを記憶し、 画像処理の必要に応じてデータを出力するメモリです。ま た、FIFOメモリは読取りデータの記憶用としてだけでな く画像処理技術の一つであるディジタルフィルタへの適用 が可能です。

ディジタルフィルタとは、当該ラインとその前後1ライ ンずつのデータを比較し、読取りデータを加工する画像処 理技術です。M66256FPを用いたディジタルフィルタの応 用回路例を図に示します。この例ではM66256FPが2個使 われていますが、M66257FPを用いて同じ回路を構成すれ ば1個で済みます。

4. 今後の展開

今後の当社の展開としましては、OA機器分野の高速化・ 高機能化・低電圧化の要求にこたえるべく、FIFOメモリ の更なる高速化・大容量化・低電圧化を推進していきます。



応用回路例(ラプラシアンフィルタによる 副走査解像度補償回路) 発電プラント総合管理システム

スポットフィト "MELJC-500"

1993年に電力系統管理システム"MELJC-100"を自家 発電力系統の管理・運用に特化したシステムとして発売し ました。MELJC-500は、更にこのコンセプトを発展させ、 ボイラ・タービン計装、電力系統制御、ガバナ制御、保安 インタロックシステム及び管理までを包括する発電プラン トの総合管理システムです。

特長

- ●標準ハードウェアによるビルディングブロック方式
- ステーション間で自由にデータ交換ができる分散形グロー バルデータベース
- 1秒間に16,000点の同報通信を行うシステムバス監視用として、さらに16,000点の通信を拡張可能
 - (アナログデータでもディジタルデータでも可)
- •通信路は同軸,光ファイバいずれでも可。標準は冗長化構成
- ●同一システムバスに254ステーション接続可
- カードレベルでの自己診断機能
- コントローラは、フローティング演算とロジックソルバを 持つ32ビットマイクロプロセッサ。CPU部及び電源部は冗 長化(標準)。0,01秒から30秒までのマルチスピードによる ループ制御
- ●リモートI/Oと直結I/Oの混在が可能
- 専用ドライブカードの採用による危険分散(オプション)
 1制御ループ/1ドライブカード
 (3AI、1AO、2DI、2DO/枚)
 - 2 補機(電動機・電動弁)/1ドライブカード
 - (12DI、8DO/枚)
- 事故時の解析に必要な1msの分解能を持つイベント記録機
 能
- 発電プラント管理に必す(須)の性能計算(プラント,ボイラ, タービンなど),寿命消費計算(ボイラ,タービンなど)

適 用

各種発電プラント(国内事業用火力を除く。) 発電所付帯設備 ユーティリティプラント エネルギー最適運用





MELJC-500 OPS

オペレータステーション仕様

項	楼 種	OPS650	OPS450
ハードディスク装置		500Mバイト	
補助記憶装置		FD:1.44Mバイト(2HD) 光磁気ディスク(オプション)	
С	接続数	最大2台	1台
R	サイズ(インチ)	21	14, 20, 21
Т	解像度(ドット)	1.472×1.152	736×576
表示色		30色	
タッチパネル		超音波式	
オペレーションキーボード		シートタイプ	
外部通信機能		Ethernet* 1ch(オプション)	
外部ビデオ表示入力 (ITVウィンドウ)		ウィンドウサイズ:3サイズ 映像トレンド機能	

*1 "Ethernet"は、米国Xerox Corp.の商標である。

基本ソフトウェア仕様

項 目	OPS650	OPS450
サポートタグ数	13,296点	5,024点
グラフィック画面数	512枚	64枚
ウィンドウ	512枚	64枚
アラームメッセージ	7,632点	2,880点
ガイダンスメッセージ	7,488点	2.816点
リアルタイムトレンド (期間:約56分~約28時間)	256点 周期:1,2,3,4,5,6, 10,20,30秒	
	7,488点	2,816点
ビストリカルトレンド (期間:2~5日)	周期:1,2,3,4,5,6, 10,20,30,60秒	
帳 票	60種類	45種類

コントローラ仕様

メモリ	制御プログラム:288kバイト データベース :122kバイト
プログラム実行周期	10ms~30s 5種類
1/0カード枚数	最大:96枚/CPU
I∕Oカード種類	ディジタル入力 ディジタル出力 アナログ入力(各種信号) アナログ出力(各種信号) パルス入力 イベントレコーダ入力 その他各種

データハイウェイ仕様

通信方式	トークンパッシング方式
最大通信点数	標準 : 16,000点 拡張時: 32,000点
データ更新周期	100ms~1s
冗長化	可(二重系)

宇宙開発事業団納め

スポットライトバックアップスキンモード用受信装置

このたび三菱電機では、バックアップスキン (Back-Up Skin) モード用受信装置を宇宙開発事業団野木精測レーダ 設備に納入しました。

野木精測レーダ設備は、昭和49年に整備され、種子島宇 宙センターから打ち上げられたロケットの追尾を行い、ロ ケットの飛行軌道の監視に使用されるほか、取得データは 打上げ後の飛行解析にも使用されています。バックアップ スキンモードは、ロケット追尾におけるデータ取得の信頼 性を向上させるために付加されたものです。

通常, ロケットの追尾はビーコン (Beacon: 二次レー ダ) モードで運用し, レーダからの送信波にロケットに搭 載されたレーダトランスポンダが応答して返信波を返し,

それを既設装置で追尾していますが、同時にレーダの送信 皮がロケットの機体で反射されてくる電波をスキン (Skin: 一次レーダ)モードで追尾する機能をバックアッ プスキンモードと呼んでいます。

この受信装置は、従来のビーコンモード及びスキンモー ドの機能も併せ持っており、バルーン追尾総合試験におい て、バックアップスキンモードはもとより、従来機能も既 設装置に比べて良好な結果が得られました。

特長

ディジタル処理により,以下 の特長を持っています。

(1) 高速A/D変換器、高速信号 処理プロセッサを使用して、検波 後の信号処理をディジタル化する ことにより、アナログ回路のドリ フトによる不平衡誤差を実質的に なくしました。

 (2) AGCループの可変減衰器を ディジタル化することにより、チャネル間レベル変動0.1dB以下を 達成しました。

(3) AGCループ、AFCループを 信号処理プロセッサで処理するこ とにより、スキン/ビーコン/バ ックアップスキンの各モードにお ける最適動作を実現しました。





受信装置ブロック図