


MITSUBISHI

三菱電機技報

MITSUBISHI DENKI GIHO Vol.62 No.11

11
1988

機器の電子化を推進する半導体特集



機器の電子化を推進する半導体特集

目次

特集論文

情報化社会とLSI	1
田丸啓吉	
システムの動向と半導体の展望	2
吉富正夫	
電話機用音声録音/再生システム	6
三木 務・巖名潤一・林 良紀・楠 和郎	
ホーム デジタルビデオ用システムLSIキット	12
山田園裕・森下 誠・増田紀隆・浜野尚徳・中島義充・尚永幸久	
OTP/SRAMをワンチップ化した多機能メモリ	18
上田 修・森 真一・山本平男・村松菊男・小山利弘	
自動車エンジン制御用オリジナル16ビットマイコン	22
水垣重生・村松菊男・田山俊明・増田昌之・遠藤 均・井上 功	
MOCVD法による825nmI ² SPB型高出力レーザーダイオード	28
八木哲哉・長谷川和義・太田洋一郎・樋口英世	
高性能トランジスタ モジュール	32
高田育紀・由宇義珍	
高信頼性Al/TiN/PtSi/Si系電極	36
富永 淳・斉藤健二・平田勝弘・入江祐三・吉澤正夫	
アナログ・デジタル混在ICのテスト技術	40
尾方照明・藤原康男・須藤優子	
LSIプロセス信頼性評価システム	46
三橋順一・松川隆行	

普通論文

赤外線暗視装置用姿勢制御装置	50
下村寛士・網谷久夫・浅野 寛	
GPS利用技術—宇宙機の自律航法—	56
小山 浩・吉本由紀子・吉田憲正	
飛しょう体空力形状設計支援エキスパートシステム	60
片山雅之・渡辺淑子・斉藤美邦	
多機能G3ファクシミリFA-6000シリーズ	64
辻 美次・金田 優・中山哲郎・石原幹久・山中喜夫	
垂直薄膜磁気記録ヘッド	68
来住久敏・坂田俊哉・田辺信二・尾関龍夫・森泉さつき	
知識処理に基づく配電図面自動入力システム	74
井上順允・近田伸行・前田 暉・前田陽二・脇本浩司・島 光秀	

特許と新案

半導体素子のモールド装置、薄材の切断溶着装置	79
半導体装置等の印刷機	80

スポットライト


表面実装用電子部品対応リフローはんだめっき条	78
三菱軸流ファン《ウイングレット》	(表3)

表紙

高精度ロボットが随所に活躍する西条工場ウェーハ自動一貫ライン

西条工場(愛媛県西条市)は、三菱電機の総合技術力を結集した完全自動化のLSI工場である。

コンピュータを駆使して素材搬入から出荷に至るまでの自動搬送システム、高効率生産管理やEDPによる生産コントロールなど、未来の無人化工場を指向した一貫生産ラインが高品質三菱LSIの生産母体となっている。



アブストラクト

<p>システムの動向と半導体の展望 吉富正夫 三菱電機技報 Vol.62・No.11・P2~5</p> <p>半導体は、電子工業の発展とともに高い成長を遂げてきた。半導体の技術革新は目覚ましい。技術革新による半導体の新しいシーズがシステムのニーズと一致したとき、新しいブレイクスルーが生じ、これによりシステムの新しい発展が生じる。ここでは、システムのデジタル処理化の動向に与える半導体のインパクトをはじめ、システムと半導体のかわり合いについて述べる。</p>	<p>MOCVD法による825nm²SPB型高出力レーザダイオード 八木哲哉・長谷川和義・太田洋一郎・樋口英世 三菱電機技報 Vol.62・No.11・P28~31</p> <p>急激な成長の期待できる光ディスクドライブシステムの情報記録、再生に最適なI²SPBレーザダイオードを開発製品化した。この構造は、均一性の良好なMOCVD法により作製されるため、量産性に優れている。このレーザは825nm（標準）で発振し、CW35mW以上の光出力、6μm以下と小さな非点隔差、良好なS/N比などの特性を持つほか、遠視野像の半値全角などのばらつきも小さい。また、60℃、30mWでのMTTFは2万時間以上と信頼性も優れている。</p>
<p>電話機用音声録音／再生システム 三木 務・巖名潤一・林 良紀・楠 和郎 三菱電機技報 Vol.62・No.11・P6~11</p> <p>A/D、D/A変換器を内蔵した高速8ビット ワンチップ マイクロコンピュータM37450シリーズ、DRAM、及び新たに開発した音声録音／再生ソフトウェアによって構成される音声録音／再生システムを紹介する。このシステムは、ワンチップ マイクロコンピュータを用い、ソフトウェアにより制御しているため、音声録音／再生処理と並行して他のシステム制御を行うことができ、少ない部品点数で拡張性の高い、柔軟なシステムを構成することができる。</p>	<p>高性能トランジスタ モジュール 高田育紀・由宇義珍 三菱電機技報 Vol.62・No.11・P32~35</p> <p>汎用インバータ、ACサーボ、NC工作機、インバータエアコンなどのモータ制御装置のほか、各種電源装置の小型化・高効率化・コスト低減の市場ニーズにこたえるため、今度開発・製品化に成功した高h_{FE}、高短絡耐量、SOA（安全動作領域）の改良などの優れた性能を持つ高性能トランジスタ モジュールに関して、その構造、技術的背景、特性などを紹介する。</p>
<p>ホーム デジタルビデオ用システムLSIキット 山田罔裕・森下 誠・増田紀隆・浜野尚徳・中島義充・尚永幸久 三菱電機技報 Vol.62・No.11・P12~17</p> <p>近年ホームビデオのビデオ信号処理のデジタル化が始まった。デジタル化は、今までのアナログ技術では得られなかった、高品質の画像と音声、それに多機能化が実現できる。今回他社に先駆け、ビデオ信号処理のデジタル化の第1ステップともいえるフィールドメモリを持ち、フィールド内デジタル処理を行う“ホームデジタルビデオ用システムLSIキット”を開発した。</p>	<p>高信頼性Al/TiN/PtSi/Si系電極 富永 淳・斉藤健二・平田勝弘・入江祐三・吉澤正夫 三菱電機技報 Vol.62・No.11・P36~39</p> <p>汎用バイポーラ標準ロジックICにおいて、AlのSi基板への拡散を防止する有効なバリアメタルとして注目されているチタンナイトライドを採用した高信頼性Al/TiN/PtSi/Si系電極を開発した。反応性スパッタリング法により形成したTiN膜の膜質は、N₂分圧により大きく変化し、バリア効果も異なる。その差をX線回折法による組成分析で明らかにした。バリア効果は従来品よりも高く、デバイス適用結果及び信頼性試験において、その高信頼性が確認された。</p>
<p>OTP/SRAMをワンチップ化した多機能メモリ 上田 修・森 真一・山本平男・村松菊男・小山利弘 三菱電機技報 Vol.62・No.11・P18~21</p> <p>256KビットOTPPROM、16KビットSRAMをワンチップ化し、さらに8ビットカウンタと入出力ポートを備えたマイコンシステムに最適な多機能メモリM6M72561Jを開発した。68ピンPLCCパッケージに収納され、広温度保証品もあり、自動車、OA機器市場をねらっている。OT-PROMは、ソケットアダプタにより市販ライタ書込み可能、ROM/SRAMは8ビット/16ビット切替え可能など使いやすさと高機能化を図っており、ユーザーの反応が興味深い。</p>	<p>アナログ・デジタル混在ICのテスト技術 尾方照明・藤原康男・須藤優子 三菱電機技報 Vol.62・No.11・P40~45</p> <p>最近のシステムの高付加価値化の要求に、アナログ・デジタル混在ICの持つ特長がよくマッチし、混在ICの成長が著しい。しかし、混在ICの具体的定義は不明確である。本稿では、テスト技術から見て混在ICを分類するとともに、用途について示した。そして混在ICのテスト上の問題点について述べ、テストへの要求事項をまとめた。さらに具体的な当社の対応策として、テストの標準化、MTX1テストの開発について紹介している。</p>
<p>自動車エンジン制御用オリジナル16ビットマイコン 水垣重生・村松菊男・田山俊明・増田昌之・遠藤 均・井上 功 三菱電機技報 Vol.62・No.11・P22~27</p> <p>自動車のエンジン制御を目標市場としたオリジナル16ビットマイコンを開発した。1.3μm高性能シリコンゲートCMOS技術を用いて、16ビット中央演算処理装置、タイマ系を中心とする強力なパルス出力制御／計測機能、10ビット分解能アナログーデジタル変換器などをワンチップに集積し、リアルタイム制御に適したマイコンを実現した。</p>	<p>LSIプロセス信頼性評価システム 三橋順一・松川隆行 三菱電機技報 Vol.62・No.11・P46~49</p> <p>高集積化、高機能化されたLSIにおいて、高信頼度を達成するためには、その構成要素ごとに単体素子群（TEG）を用いて信頼性を評価し、その結果を製造プロセスに反映させることが必須である。このために、コンピュータ制御により完全に自動化したLSI個別プロセスの信頼性評価システムを開発した。このシステムは、効率的かつ高精度に信頼性データを蓄積し、データ処理するとともに新たな評価項目の追加に対しても容易に対応できる拡張性を持っている。</p>

Abstracts

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 28 ~ 31 (1988)

An 825nm Inverted-Inner-Strip Laser Diode with a p-GaAs Buff Layer Grown by MOCVD

by Tetsuya Yagi, Kazuyoshi Hasegawa, Yoichiro Ota & Hideyo Higuchi

This I²SPB laser diode has been developed for use as a light source in optical-disk drive (ODD) systems. The laser is grown by MOCVD, which ensures good uniformity, and correspondingly good productivity has been achieved. The device lases at 825nm (standard wavelength) and, among characteristics suitable for ODD systems, includes a maximum light output power greater than 35mW (CW), a small astigmatic distance less than 6 μ m, and an improved optical S/N ratio. Deviations in performance characteristics, such as the full width at half maximum for the far-field patterns, are also small. The MTF at 60°C and 30mW (CW) is estimated at over 20,000 hours.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 2 ~ 5 (1988)

System Trends and the Scope of Semiconductor Technology

by Masao Yoshitomi

Semiconductors have achieved remarkable progress, keeping pace with the high growth rates of the entire electronics industry. Progress in semiconductor technology has been particularly remarkable. The advent of new semiconductor "seeds" as a result of technological progress first fulfills current system needs, then gives birth to new breakthroughs and so in turn to corresponding advances in systems. The article treats the interaction between systems and semiconductors, illustrating this primarily with the impact of semiconductor developments on the increasing trend for systems to use digital processing.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 32 ~ 35 (1988)

A High-Performance Transistor Module

by Ikunori Takata & Yoshiharu Yu

The article introduces a high-performance transistor module and its structure, technical background, and performance. The module was successfully developed and marketed to meet market needs for smaller, more efficient, low-cost power supplies and motor controllers for general-purpose inverters, AC servo systems, numerically controlled machines, and inverters for air conditioners, etc. The new module's performance characteristics include a high short-circuit withstand rating highbeta, and improved safe operation area (SOA).

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 6 ~ 11 (1988)

A Voice Recording and Generating System for Telephones

by Tsutomu Miki, Jun'ichi Iwana, Yoshinori Hayashi & Kazuo Kusunoki

The article introduces a new voice recording and generating system consisting of an M37450 Series 8-bit high-speed single-chip microcontroller with built-in analog-to-digital and digital-to-analog converters, a dynamic RAM, and newly developed system-dedicated recording and generating software. The use of the single-chip microcontroller under software control enables parallel execution of recording and generating, and facilitates other forms of system control. This enables a highly expandable and flexible system to be configured with the minimum of components.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 36 ~ 39 (1988)

A High-Reliability Al/TiN/PtSi/Si Metalization System

by Atsushi Tominaga, Kenji Saito, Yoshihiro Hirata, Yuzo Irie & Masao Yoshizawa

Titanium nitride (TiN) is attracting attention as an effective barrier metal to prevent the diffusion of aluminum into the silicon substrate in the production of a wide range of devices, from standard bipolar-logic ICs to the most advanced DRAMs and other LSIs. The authors have developed a highly reliable metalization system using Al/TiN/PtSi/Si electrodes. The characteristics of the TiN layer, formed by reactive sputtering, are strongly dependent upon the partial pressure of nitrogen, with corresponding variations in the barrier effect. These differences were clarified by X-ray diffraction analysis of the components. Not only is the barrier effect higher than with conventional devices but tests of the system's applicability to device production and other tests also confirmed its high reliability.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 12 ~ 17 (1988)

The Development of an LSI Kit for Home-Use Digital Video Systems

by Kunihiro Yamada, Makoto Morishita, Noritaka Masuda, Hisanori Hamano, Yoshimitsu Nakajima & Yukihisa Naoe

The extension of digital video signal processing to video equipment for the home has already begun. This is resulting in images and sound of a quality that could not have been achieved with analog techniques, and a diversity of new functions. The article introduces Mitsubishi Electric's pioneering work in developing an LSI kit using field memories for digital processing within a single field, which is rightly seen as the first step toward the digitalization of all video processing. It describes the development of systems and LSIs based upon research performed at the Corporation's Consumer Electronics Development Laboratory.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 40 ~ 45 (1988)

Testing for Mixed Analog and Digital Integrated Circuits

by Teruaki Ogata, Yasuo Fujiwara & Yuko Sudo

Mixed ICs, containing both analog and digital circuits, are an effective means of increasing the added value of systems in which they are used, and their production is rapidly increasing. However, there are no generally accepted definitions of such mixed ICs. The article categorizes mixed ICs with respect to testing techniques, and cites applications. It also deals with the problems of testing mixed ICs and of standardizing tests, and introduces the MTX1 tester.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 18 ~ 21 (1988)

A Versatile Memory with 256K OTP ROM and 16K SRAM

by Osamu Ueda, Shin'ichi Mori, Hirao Yamamoto, Kikuo Muramatsu & Toshihiro Koyama

Mitsubishi Electric has developed the M6M72561J as a versatile memory device ideal for microcomputer systems, with 256K OTP ROM and 16K SRAM on a single chip, along with an 8-bit counter, and an I/O port. Available in a 68-pin PLCC package, it has a wide range of operating temperatures and is designed for applications in automobiles and office automation. A socket adaptor is provided to enable available ROM writers to program the OTP ROM, and other features intended to increase functionality and ease of use include the ability to switch ROM and RAM between 8-bit and 16-bit operation.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 46 ~ 49 (1988)

A Reliability-Evaluation System for LSI Processes

by Jun'ichi Mitsuhashi & Takayuki Matsukawa

To achieve high reliability in the production of LSIs that are highly integrated and perform many functions, the reliability of the individual structural elements, and of each of the test element groups (TEGs) must be evaluated and the results reflected in the production process. Mitsubishi Electric has developed a fully automatic reliability-evaluation system, operating under computer control, for application to a number of individual processes for an LSI. The system efficiently acquires accurate reliability data, and the flexibility of its data-processing capabilities allows additional reliability parameters to be added readily, ensuring system expandability.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 22 ~ 27 (1988)

An Original 16-Bit Microcomputer for Automotive-Engine Control Systems

by Shigeo Mizugaki, Kikuo Muramatsu, Toshiaki Tayama, Masayuki Masuda, Hitoshi Endo & Isao Inoue

This microcomputer was specifically developed for the large automotive-engine control-system market. Using 1.3 μ m rule high-performance silicon gate CMOS technology, it includes a 16-bit CPU, powerful pulse output-control and input-measurement functions for timer systems, an analog-to-digital converter with 10-bit resolution, etc., integrated onto one chip. It is ideally suited for real-time control applications.

アブストラクト

<p>赤外線暗視装置用姿勢制御装置 下村寛士・網谷久夫・浅野 寛 三菱電機技報 Vol.62・No.11・P50～55</p> <p>海上保安庁向けに、船舶の動揺・振動にかかわらず、0.2°の角度精度で空間に安定した良好な画像を得ることのできる2種類の三軸姿勢制御装置を開発し、製品化した。一つは、座標変換演算を使用したストラップダウン方式を採用したもので、他の一つは、慣性空間での角速度を検出するジャイロ스코ープを制御ループのセンサとして使用するステアブルプラットフォーム方式を採用したものである。</p>	<p>多機能G3ファクシミリFA-6000シリーズ 辻 美次・金田 優・中山哲郎・石原幹久・山中喜夫 三菱電機技報 Vol.62・No.11・P64～67</p> <p>昭和62年度に開発したメルファスFA-6000シリーズは、多機能G3高級機系列のプロダクトラインアップ拡充を目指したものである。FA-6600は、メモリ活用の同報機能などのネットワーク重視タイプ、FA-6500は同報機能はないが、大容量送受信に適した下位機の位置付けになっている。FA-6800は、当社初の普通紙記録をレーザプリンタで実現した。ここに特徴の詳細を報告する。</p>
<p>GPS利用技術—宇宙機の自律航法— 小山 浩・吉本由紀子・吉田憲正 三菱電機技報 Vol.62・No.11・P56～59</p> <p>次世代宇宙機への適用を目的としたGPS航法系に関する検討を行うため、地上実験及びソフトウェアシミュレーションを実施した。GPS衛星からの信号を用いた地上実験によってGPS信号処理にかかわる諸機能の確認を行うとともに、航法性能に関する基礎データを取得した。また、宇宙用GPS航法系の性能評価を目的としたソフトウェアシミュレーションによって、開発した航法アルゴリズムの次世代宇宙機への適用可能性を確認することができた。</p>	<p>垂直薄膜磁気記録ヘッド 米住久敏・坂田俊哉・田辺信二・尾関龍夫・森泉きつき 三菱電機技報 Vol.62・No.11・P68～73</p> <p>垂直磁気記録方式を固定ディスク装置に適用するため新たな薄膜磁気ヘッドを開発した。このヘッドの設計には磁界解析による機能予測を用い最適化を試みた。磁性膜には磁気特性の優れたCo-Zr-Nbアモルファス膜を採用した。コイル間の絶縁層を無機化するためのウェーブプロセスを開発し、ヘッド試作を行った。試作ヘッドと、これも新たに開発した金属2層スパッタディスクとの組合せにより、従来方式に比較し大幅な特性改善の可能性を確認した。</p>
<p>飛しょう体空力形状設計支援エキスパートシステム 片山雅之・渡辺淑子・齊藤美邦 三菱電機技報 Vol.62・No.11・P60～63</p> <p>誘導飛しょう体の空力特性の正確な把握と開発時間の短縮を目的として、空力形状設計支援エキスパートシステムを開発した。このシステムは、システムコントロールプログラム、空力データベース及びグラフィックス出力プログラムの三つのサブシステムから成り、要求仕様値に対して最適な機体形状を推論する。空力データベースは、米国のDATCOMを基本とし、英国のESDUと、当社鎌倉製作所の風洞試験設備で得たデータを追加して構成している。</p>	<p>知識処理に基づく配電図面自動入力システム 井上順九・近田伸行・前田 暲・前田陽二・脇本浩司・島 光秀 三菱電機技報 Vol.62・No.11・P74～77</p> <p>電力会社においては、電線・電柱などの配電設備を管理するために膨大な数の図面を使用しており、管理業務の機械化が進められているが、このためには高度な図面処理技術が要求される。今回、知識処理技術の応用により、①複雑な構造を含む配電図面を自動的に入力する技術、②入力した図面のデータを他システムで流用するために、図面中の電線・電柱の位置を自動的に補正する技術を開発したので紹介する。</p>

Abstracts

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 64 ~ 67 (1988)

The FA-6000 Series Hub-Machine Type Facsimiles

by Yoshitsugu Tsuji, Masaru Kaneta, Tetsuro Nakayama, Mikihisa Ishihara & Yoshio Yamanaka

First announced in 1987, the MELFAS FA-6000 series was designed to extend the Mitsubishi lineup of multifunction, high-performance G-III facsimile machines. The FA-6600 is a network-oriented model, in which memory is used for multiple transmissions. The FA-6500 is better suited to handle the high-volume transmission and reception required for practical use in a network hierarchy. The FA-6800 is the Corporation's first plain-paper facsimile using a laser printer. The article gives details of these models.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 50 ~ 55 (1988)

Three-Axis-Controlled Stabilizers for IRCSD Cameras

by Hiroshi Shimomura, Hisao Amitani & Hiroshi Asano

Mitsubishi Electric has developed and marketed two types of three-axis-controlled stabilizers for the Maritime Safety Agency for use on board ships to provide high-quality infrared-camera images with a high stabilization accuracy of 0.2° despite ship rolling, pitching, yawing, and vibration. One product uses coordinate transformation with the strap-down method and the other incorporates a gyroscope (to detect angular velocity in inertial space) in a control loop for the stable-platform method.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 68 ~ 73 (1988)

The Design and Fabrication of a Thin-Film Perpendicular Magnetic Head

by Hisatoshi Kishi, Toshiya Sakata, Shinji Tanabe, Tatsuo Dzeki & Satsuki Moriizumi

The article describes a new type of thin-film magnetic head developed for perpendicular magnetic recording in a rigid-disk system. The magnetic circuit of this head was optimized by magnetic-field analyses. CoZrNb amorphous film, which offers high permeability and saturation magnetization is used for the magnetic poles. A inorganic insulator was developed and applied for head fabrication. The combination of this prototype head and a newly developed double-layer sputtered disk resulted in a tremendous improvement in the recording density comparing with conventional magnetic recording systems.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 56 ~ 59 (1988)

The Application of the GPS Navigation System to Spacecraft Autonomous Navigation

by Hiroshi Koyama, Yukiko Yoshimoto & Norimasa Yoshida

In order to investigate the feasibility of the intended application of the GPS navigation system to the next generation of spacecraft, the ground tests and software simulations described in the article were performed. By using signals from GPS satellites, the ground tests were able to confirm the various functions involved in GPS signal processing, and to acquire basic data on navigational performance. The software simulator was designed to evaluate the performance of the GPS navigation system in space. It confirmed the appropriateness of the navigational algorithm developed for the next generation of spacecraft.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 74 ~ 77 (1988)

A Knowledge-Based Input System for Power-Distribution Maps

by Nobuchika Inoue, Nobuyuki Chikada, Akira Maeda, Yoji Maeda, Koji Wakimoto & Mitsuhide Shima

Electric-power utility companies use an enormous number of drawings in managing power-distribution equipment, electric lines, electric poles, etc. As management tasks are increasingly automated, the need arises for sophisticated technology that can handle such drawings and maps. The article describes how we have applied knowledge-processing to develop a system that allows for the automatic input of complex power-distribution maps. To ensure that the graphical data can be accessed by other systems, it also provides for the automatic updating of the positions of electric lines, poles, etc.

Mitsubishi Denki Giho: Vol. 62, No. 11, pp. 60 ~ 63 (1988)

An Expert System for Missile Aerodynamic Design Databases

by Masayuki Katayama, Yoshiko Watanabe & Yoshikuni Saito

The article describes an expert system developed by Mitsubishi Electric to support the aerodynamic design of guided missiles by rapidly ascertaining the aerodynamic characteristics of the missiles and thus to reduce the time required for their development.

The system consists of three subsystems: the system control program, the aerodynamic database, and the graphic output program. It is able to infer the optimum shape for a missile from the required performance specifications. The aerodynamic database is based on the U.S.'s DATCOM, with additions from the U.K.'s ESDU and from experimental data obtained using the Mitsubishi Electric Trisonic Wind Tunnel.

情報化社会とLSI



京都大学 工学部
電子工学教室 教授
工学博士 田丸 啓吉

最近では半導体に関する新聞記事も数多く目にするようになった。改めて気をつけてみると、驚くほど日常生活のすみずみまで半導体が入ってきている。計算機からおもちゃの中まで、半導体は主に集積回路の形で多かれ少かれデータ処理の仕事を行っている。一言でいえば情報処理をしているわけで、集積回路なくして情報処理は成り立たない。一方社会は円高、貿易摩擦などによって、製造業中心の工業化社会から、高度情報化社会に向かって変化しようとしている。高度情報化社会を支える土台は、高性能の通信・情報処理装置である。これをうけて計算機分野では、より高速、より大型で高性能の計算機が要求され、スーパーコンピュータもめずらしくなくなった。他方ではより使い易いという点から個人化の要求もすすみ、高級パーソナルコンピュータをはじめスーパーワークステーションなどの新しい製品も登場してきた。また、商品化までには至っていないが第五世代機をはじめ新しい計算機の開発も活発である。このような各種の計算機の実現を支えている技術がLSI技術である。計算機以外でも各種装置の電子化、デジタル化の波によってLSI技術は今日の産業の技術的基盤を形成している。

ところで私達がスポーツや芸ごとを習う場合に、スジが良い、悪いという。スジとは要するに一つは天性の素質であり、他は習得した技術の発展性であると考えられる。技術にも同じようなスジの良し悪しがあるようである。スジの良い技術は一度開発されると、大勢の研究者が参加して開発スピードが上り、困難な問題があっても解決されてしまう。その結果技術は一層発展して更に多くの研究者が参加するという正帰還がかかって発展していく技術である。一方スジの悪い技術はどこかに無理があり、その問題がなかなか解決されないでいる間にライバル技術が出現して取って替わられてしまうようなものである。この点から考え

るとシリコン集積回路、特にLSIは非常にスジの良い技術である。これから発展する高度情報化社会を支えていく主役の資格を備えた技術とすることができる。

最近LSI技術には、より高度の分野とより一般的な分野に分かれる二極化の現象が見られるようになってきた。前者の代表的な製品は大容量メモリ、高性能プロセッサ、通信用LSIなどである。今後ともより高性能の製品が要求され、先端技術としてメーカーの開発努力が続く分野である。動作速度の点からシリコンに替わる新しいデバイスの導入も必要になり、適材適所の分担が行われることになる。一方後者については、現在ASICとして注目を集めている。この分野の製品は少量でも低価格で、使用者が個別の仕様のもを容易に開発できるということが重要である。テクノロジーに新規性は要求されず、今後もシリコンLSIの独壇場であろう。現在ゲートアレイやスタンダードセルなどが製品化されているが、本来の目的からみると未だ十分な形態とは言えない。その原因を考えると、この分野はこれまでのLSI製品とは性格の異なる分野であるため、従来の設計・製造手法とは異なる視点からのアプローチが必要であるにもかかわらず、現状は新しい手法が確立していないためである。使用者側で容易に設計できるためには、より簡単な手法で質の良い設計ができなければならない。そのためにはサポートするCADシステムの能力向上とともに、製造をも見通した全体の設計手法の考え方を検討することが重要であり、両者を含めて新しい手法の確立が課題である。この両分野の性格は、前者が技術の高さ、先端性を示すのに対し、後者は広さ、一般性を示すように異なるが、いずれの分野も高度情報化社会を支える技術分野である。産業として両分野が共に発展してこそ、我国の半導体産業の発展があると言える。

システムの動向と半導体の展望

吉富正夫*

1. ま え が き

半導体は、電子工業の発展とともに高い成長を遂げてきた。半導体は、技術革新が目覚ましく、性能の向上、ICの集積度の増大及び価格の低下などにより、応用範囲が広がり、“システムオンチップ”の言葉に見られるように、電子機器における中心的なキーパーツの位置を占めるようになってきた。

中でも、マイクロコンピュータ(マイコン)、半導体メモリの出現は、電子工業及び半導体自身にも革命的インパクトを与えてきたが、今後ASICの発展が注目されている。更には、GaAs半導体の成長が期待される。

一方では、半導体を使用する機器、特に情報通信システムの発展及び機器内のアナログ処理からデジタル処理への移行の動向が急であり、半導体の発展もこれらシステムの動向に表裏一体となって進むものと思われる。

本稿では、これらシステムの動向と半導体の現状及び今後の展望について述べる。

2. システムの動向と半導体の展望

2.1 電子工業と半導体

半導体は、電子産業と表裏一体となって成長してきた。1960年代の年平均伸び率は25%、1970年代は14%、そして1980～1987年の年平均伸び率は16%であった。この値は、電子機器の年平均伸び率約

10%に比較してかなり高い値を示す。この理由は次の2点にあると思われる。

- (1) 半導体が使用される応用範囲が年々広がってきたこと。
- (2) 半導体の投入係数(半導体使用金額/機器生産金額)が増加したこと。

前者は図1に示すとおり、半導体を多く使用する機器が次から次へ出現し、これにより半導体の応用範囲が広がってきた。最近の例では、CDプレーヤーが、レーザダイオード、D/Aコンバータ、デジタル信号処理LSI、マイコンなどの半導体によって経済的に実現できるようになってきた。

後者の投入係数の増大は、例えばVTRの例では、マイコンによるシステムコントロール、選局、タイマコントロールがなされ、メカニカルからエレクトロニクスへの置き換え、更には半導体メモリを用いたデジタル画像処理機能などの新機能が使用された結果、最近では10%を越える投入係数になっている。

これらの傾向は今後も続くものと思われるが、図2の半導体の用途別出荷に示すとおり、今までは主として民生機器が半導体のけん(牽)引役であったのに対し、今後はOA、通信、コンピュータ及び産業用電子機器が半導体の成長を支えると思われる。

2.2 システムのデジタル化と半導体

デジタル処理は、従来コンピュータ等の情報処理機器に用いられたが、最近アナログ処理機器においてもデジタル処理が行われる動向にある。これには、半導体の技術革新によるブレイクスルー




図1. ICの用途の広がり (’86集積回路ICガイドブック(EIAJ)から引用)




図2. 用途別半導体国内出荷
(半導体産業の現状と将来展望(88-4 EIAJ)から引用)

が貢献している。

図3に、アナログ処理システムとデジタル処理システムの比較を示す。自然界の現象は一般にアナログ信号であるため、これを入力として増幅し、さらに信号処理(変調, 復調, フィルタなど)もアナログで行い、そのままアナログとして出力することが多かった。一方、デジタル処理システムでは、アナログ信号は増幅された後A/D変換器で、デジタル信号処理(DSP)される。その後、D/A変換器でアナログ信号にもどされ出力される。デジタル処理ではアナログ処理に比較して、一般に、回路素子数及び動作周波数が約10倍から100倍必要となるが、LSIの微細加工技術の進歩及びCMOS LSIによって、上記要求が経済的にかつ低消費電力で実現できるようになってきた。

一方、デジタル処理化によって、機器の無調整化や部品点数の削減が図れるほか、アナログでは実現できなかった機器の高性能化及び新機能の実現が可能になり、これにより機器の付加価値向上に役立っている。

図4に各種機器のデジタル処理化の進展を示す。オーディオ機器では、CDやDATが実用化されており、デジタル処理化でS/N

やひずみ率など性能の改善が図られ、かつランダムアクセスなどの新機能が実現されている。映像機器分野におけるデジタル処理化のためには、大容量のメモリと高速デジタル回路が必要となるが、半導体の技術革新により実用化が始まり出した。

カラーテレビでは、選局用シンセサイザや文字多重で既にデジタル処理化が行われている。今後、IDTV (Improved Definition TV) においては、フレームメモリを用いた3次フィルタや走査線補間をデジタル処理化することにより、高画質が得られるようになった。さらに、EDTV (Extended Definition TV) ではゴーストキャンセラ、HDTV (High Definition TV) では帯域圧縮伸長などの技術がデジタル化によって可能になるものと思われる。

VTRにおいては、デジタル特殊再生機能が実用化されている。画像をメモリに記録させることによって、静止画・多画面・拡大・モザイクなどの種々の特殊効果が得られている。今後カラーTVと同様に高画質の再生の方向へ向かうものと思われる。

OA機器においても、ワープロ、プリンタの印字の改善にデジタル処理技術が用いられ、さらに複写機においても画像メモリを用いたデジタル画像処理により高質の改善及び縮小・拡大機能が可能になってきた。

一方、通信においては、通信回線がアナログからデジタルに移行しており、これによって通信に大きな変革をもたらしている。従来、音声の伝送・交換中心であったものが、デジタル回線になり、多重化が容易になり、音声のみならずデータやイメージ、さらに映像情報を統合して行うマルチメディア化が可能になってきた。今後、特に光ファイバ網の発達によるISDN (Integrated Services Digital Network) により、伝送系や電話、FAXなど端末系のデジタル化が加速される動向にある。メディアのデジタル化により、通信機器と情報機器及びOA機器の複合化及びネットワーク化が進み、いわゆる“情報通信システム”へと発展していくと思われる。

2.3 システムのニーズと半導体のシーズとの融合

機器の発展において、半導体の進歩が表裏一体となって進んできたことは前に述べたとおりであるが、システムのニーズと半導体の新しい可能性をもたらすシーズとが一致することによって、システ




図3. システムのアナログからデジタル処理への移行

	1980	1985	1990	1995
オーディオ		▽ CD	▽ 音場制御 ▽ DAT	▽ 衛星放送PCM
電子楽器	▽ デジタルシンセサイザ		▽ DSP応用	
TV	▽ シンセサイザチューナー	▽ 文字多重	▽ IDTV	▽ EDTV ▽ HDTV
VTR		▽ デジタルサーボ	▽ デジタル特再	▽ デジタル信号処理 ▽ デジタル記録
複写機		▽ パーソナル	▽ デジタル	▽ デジタルカラー
プリンタ		▽ NLQ多ドット印字	▽ レーザビームプリンタ	▽ PLD(画像記述語)によるプリンタ内図形生成
ワープロ		▽ フロッピー内蔵	▽ イメージスキャナ	▽ メモ리카ード ▽ CDROM内蔵
伝送・交換系		▽ 伝送路の 光ファイバ化	▽ ISDNベーシックI/F サービス開始	▽ グローバルISDN
電話			▽ デジタル 電話	▽ DRAM式 音声録音 ▽ 静止画 電話 ▽ デジタル携帯 電話
FAX		▽ 帯域圧縮	▽ G4機	▽ デジタルカラー ▽ ISDN用FAX

図4. システムのデジタル処理の発展

表1. システムのニーズと半導体のシーズとの融合

項目	半導体	メモリ		ASIC			標準IC		マイコン		Ga・As	パワーデバイス
		大容量メモリ	ASICメモリ	フルカスタム	ゲートアレイ	セルベースIC	ASSP	標準ロジック	PLD	マイコン		
システムのニーズ	デジタル処理化	○		○		○	○					
	複合化		○			○						
	カスタム指向		○	○		○				○		
	多様化(少量多品種)				○	○		○	○	○		
	開発工期短縮				○	○	○	○	○	○		
	高速動作										○	○
	省電力動作											
メカトロ												○
半導体のシーズ	微細化技術による大規模集積	○			○	○				○	○	
	微細化技術による低消費電力			○	○	○	○	○	○	○	○	○
	微細化技術による高速動作	○	○	○	○	○	○	○	○	○	○	
	LSI設計CADの発達		○	○	○	○	○			○	○	○
	CMOSプロセスの標準化		○	○	○	○	○			○	○	
	1チップ化による高速動作		○	○	○	○				○	○	
GaAs											○	

ムにブレイクスルーをもたらし、新しい分野を形成することができる。

表1にシステムのニーズと半導体のシーズを融合させた半導体を示す。システムのニーズとして、先に述べたデジタル化やメカトロニクス化や複合化があり、性能面では高速動作、省電力動作、小型化などが要求される。さらに、製品化において、差別化のためのカスタム指向、多様化更に開発工期の短縮を要求される。

一方、半導体のシーズとしては、微細化技術による性能改善、1チップ化による高速動作更にはGaAsデバイスによる高速動作が可能となる。

これらの結果、大容量メモリは半導体の微細化技術により実現でき、システムのデジタル化の要求にこたえることができる。また、ASICメモリ及びASICは、LSI設計CADの発達により容易に早く設計できるようになり、またCMOSプロセスの標準化によりメモリ、ロジック及びCPUなどが同一プロセスで1チップ化できるようになったため、システムのカスタム指向、多様化及び開発工期の短縮の要求に対応できるようになってきた。

一方、マイコン及びDSPはソフトウェアによるプログラマブルな機能を持つため、機器設計において柔軟性と開発工期の短縮が可能となり応用範囲を拡大してきた。半導体の微細化技術により高速動作が可能になり、リアルタイム処理ができる分野が拡大されてきた。さらに、DSPは乗算処理や浮動小数点演算などの機能をハードウェア化することによって更に高速動作が可能となり、画像処理、計測分野での応用が進んでいる。また、超高速分野では標準ロジックやGaAsデバイスがカバーし、一方パワーエレクトロニクスの出力制御には、パワーデバイスがますます重要になってくる。

今後とも機器設計技術者と半導体設計技術者との密着したコミュニケーションと共同作業により、新しい可能性の増大が望まれる。

2.4 機器設計者とLSI設計者のインタフェース

前節でシステムのニーズと半導体のシーズの融合について述べたが、半導体技術の進歩によりICの集積度が大きくなるに従って、システムの大部分がシリコンチップの中に入ってしまう“システムオンチップ”が広がっていくものと思われる。

図5に機器設計者とLSI設計者のインタフェースを示す。標準メモリは最先端プロセスがキーとなるため、また標準ロジックは用途が多岐にわたるため、LSIの設計はLSI設計者で行われている。一方、セルベースIC、ゲートアレーの設計は、CADによって行われ、今後CADの発達により、設計者がデバイス構造や設計ルールの詳細




図5. 機器設計者とLSI設計者のインタフェース

を知らなくてもLSIの設計ができる動向にある。このため、今後機器設計者がCADによりシステムのLSIを設計する機会が増えてくるものと思われる。

また、ASSP (Application Specific Standard Product) 及びフルカスタムの設計においては、LSI設計者がサブシステム及びシステム設計分野に入り込んでいくことが増えると思われる。フルカスタムでは、半導体の新しいシーズをシステムのニーズとマッチさせるため、LSI設計者がシステムサイドに入り込む必要があるからであり、またASSPではLSI設計者が複数の機器メーカーのニーズを聞き、最適のLSIにまとめ上げることが非常に重要になっているからである。

このように、LSIの種類によって機器設計者とLSI設計者の役割分担が変化してくるが、今後ともよい意味での相互乗り入れが広がるものと思われる。

3. むすび

システムの動向と半導体のかかわり合いについて幾つかの局面から述べた。半導体の技術革新は目覚ましいものがあり、半導体のシーズをシステムのニーズに正しく、早く結びつけることが、システムの発展とひいては半導体の成長に役立つものと思う。この特集号で述べられているものは、その幾つかの例であるが、今後更にシステムと半導体は表裏一体となって発展していくものと思われる。

電話機用音声録音／再生システム

三木 務* 楠 和郎*
巖名潤一**
林 良紀*

1. ま え が き

半導体メモリの大容量化、ビット単価の低価格化に伴い、音声をデジタル化し、半導体メモリに記録／再生する応用が広がっている。このようなシステムでは、単に音声信号をデジタル化し、半導体メモリに記録／再生するだけではなく、マイクロコンピュータ(マイコン)制御、メモリのランダムアクセスの特長を生かし、従来の磁気テープを用いたシステムでは実現できなかった新たな機能を実現している。

本稿では、A/D変換器、D/A変換器を内蔵した高速の8ビットワンチップマイコンM37450シリーズ、及び新たに開発した音声録音再生ソフトウェアを用いた音声録音再生システム(以下、音声録再システムと称す。)について述べるとともに、留守番電話への応用例を示す。

2. システムの構成

今回開発した音声録再システムは、図1に示すとおり、8ビットA/D変換器、8ビットD/A変換器を内蔵した高速ワンチップマイコンM37450M2- $\times\times\times$ SP、1M DRAM M5M44256AP、及びオペアンプM5228Pから構成されている。

A/D変換器によって変換された音声データの情報圧縮、DRAMとのデータの読み出し／書込み、及びD/A変換器を用いた音声信号の再生処理は、図2に示すとおり、タイマ割り込みによって起動される割り込みソフトウェアにより実現しており、メイン処理ソフトウェアは、未使用I/Oポートとともに、各々の応用システム制御に用いることができる。

また、DRAMのリフレッシュに関しては、M37450M2- $\times\times\times$ SPに内蔵されているタイマのうち、2本のタイマをパルス出力モードで使用し、二つの位相の異なるパルスを出力することにより、CASビフォアRASモードでのリフレッシュを実現している。

3. 信号の流れ

図1において、音声はコンデンサマイクにより電気信号に変換され、J1から入力される。J1から入力される音声信号は、後段の増幅回路により電圧増幅された後、折返雑音を防ぐための4次のローパスフィルタにより帯域制限され、M37450M2- $\times\times\times$ SPのA/D変換器入力端子に入力される。M37450M2- $\times\times\times$ SPは、内部のタイマによって決定されるサンプリング周期ごとに、A/D変換を行い、後述するアルゴリズムに基づいた情報圧縮を行い、外部の1M DRAMに対するデータの書込みを行う。




図1. 音声録音再生システムの構成図




図2. タイマ割り込みによる音声録音再生処理の起動

音声の再生においても、M37450M2- $\times\times\times$ SPは、内部のタイマによって決定されるサンプリング周期ごとに、1 M DRAMからのデータの読出しを行い、後述するアルゴリズムに基づいた情報再生を行った後、内部のD/A変換器によりアナログ音声信号に変換し、外部に出力する。音声信号は、後段の1次のハイパスフィルタ及び4次のローパスフィルタにより、低域の抑圧、及び高域雑音の除去が行われ、J2から外部のパワーアンプスピーカーを介し音声として出力される。J3は、音質評価用として、更に4次のローパスフィルタにより高域雑音の除去を行った信号の出力端子である。

4. ハードウェアの説明

M37450M2- $\times\times\times$ SPの基本仕様を表1に示す。M37450ファミリーは、表2に示すとおりピンコンパチブルで、メモリの種類、容量のみが異なった機種によって構成されており、ユーザーのシステムに応じて最適な機種を選ぶことができる。

1 M DRAM M5M44256APのリフレッシュに関しては、図3に示すとおり、RASに対して位相が先行したパルスでCASに供給することにより、M5M44256AP内部においてCASピフォアRASリフレッシュモードが選択される。CASピフォアRASリフレッシュモードでは、M5M44256APの内部リフレッシュアドレスカウンタが起動されるため、外部からリフレッシュアドレスを設定することなく、自動的にリフレッシュが行われる。

CASとRASの位相差は、図4におけるタイマ1、タイマ2に13.6 μ sに対応するデータを設定した後に、C1、C2スイッチをONにするタイミングを1命令分遅らせることにより作り出している。なお、CAS及びRASは、データ読出し、データ書込み時には、ソフトウェアによって制御する必要があるため、M5M44256APに対するデータの読出し、書込みを行う場合には、EV₁/P3₀及びEV₂/P3₁端子は、タイマのパルス出力端子ではなく、汎用出力ポートとして使用しており、リフレッシュは一時的に中断する。

5. ソフトウェアの説明

今回開発した音声録音システムのソフトウェアは、図5に示すとおり、メイン処理において、サンプリング周期の設定、スイッチ入力の検出、LED出力制御を行っており、サンプリングタイマとして使用するタイマ3の割り込み処理において、1 M DRAMに対するデータの書込み/読出し、及び音声データの情報圧縮、再生を行っている。

5.1 1 M DRAM制御処理

表1. M37450M2- $\times\times\times$ SPの基本仕様

項目	性能	
基本命令数	71(MELPS740基本命令69+乗除算命令)	
命令実行時間	0.8 μ s(最短命令, クロック周波数10MHz)	
クロック周波数	10MHz	
メモリ容量	ROM	4,096バイト
	RAM	128バイト
入出力ポート	P0~P3,P5,P6 入出力	8ビット \times 6
	P4 入力	3ビット \times 1(80ピンモデルでは, 8ビット \times 1)
	D-A 出力	2ビット \times 1
シリアルI/O	非同期型又はクロック同期型	
タイマ	16ビットタイマ \times 3	
	8ビットタイマ(シリアルI/Oポーレート発生用) \times 1	
サブルーチン ネスチング	最大64段	
割り込み	外部6要因, 内部8要因, ソフトウェア1要因	
クロック発生回路	内蔵(セラミック共振子, 水晶共振子外付け)	
電源水圧	5V \pm 10%	
消費電力	30mW(標準)	
メモリ拡張	可能(最大64Kバイト)	
動作周囲温度	-10 \sim +70 $^{\circ}$ C	
素子構造	CMOSシリコンゲート	
パッケージ	M37450M2- $\times\times\times$ SP	64ピン シュリンク プラスチック モールドDIP
	M37450M2- $\times\times\times$ FP	80ピン プラスチックモールドQFP

表2. M37450ファミリー展開

形名	ROM	RAM	備考
M37450M2- $\times\times\times$ SP	4Kバイト	128バイト	
M37450M4- $\times\times\times$ SP/FP	8Kバイト	256バイト	M37450M2 メモリ拡張板
M37450M8- $\times\times\times$ SP/FP	16Kバイト	384バイト	M37450M2 メモリ拡張板
M37450E4- $\times\times\times$ SP/FP	8Kバイト	256バイト	M37450M4 EPROM内蔵版
M37450E8- $\times\times\times$ SP/FP	16Kバイト	384バイト	M37450M8 EPROM内蔵版
M37450SSP/FP	—	448バイト	M37450M2 ROM外付け版




図3. CASピフォアRASリフレッシュ

M37450M2- $\times\times\times$ SPは、1 M DRAM M5M44256APに対するデータの書込み/読出しを出力ポートを用い、ソフトウェアによって制御している。読出し制御タイミングを図6に、書込み制御タイミングを図7に示す。いずれも、最上段に命令を、第二段にマシン




図4. タイマの使用方法




図5. 概略フローチャート

サイクルを示しており、 $\overline{\text{RAS}}$ の立ち下がりで行アドレス、 $\overline{\text{CAS}}$ の立ち下がりで行アドレスを設定した後に、 $\overline{\text{OE}}$ によってデータの読出し、 $\overline{\text{W}}$ によってデータの書込みを行っている。読出し、書込み共

に、最も厳しくなるタイミングは、 $\overline{\text{RAS}}$ の“L”期間であり、1M DRAMのタイミング要求として、 $10\mu\text{s}$ (max)と規定されているため、前もって列アドレスデータをレジスタに格納しておくなど、




図 6. 1 M DRAMに対するデータ読出しタイミング




図 7. 1 M DRAMに対するデータ書込みタイミング

RASの“L”期間が極力短縮できるように工夫されている。

5.2 音声データ情報圧縮処理

今回開発した音声データ情報圧縮アルゴリズムは、大きく、差分化処理と適応化処理に分けることができ、この二つの処理によって少ない情報量で比較的明りょうな音声の記録/再生を可能としている。

5.2.1 差分化処理

PCM (Pulse Code Modulation) 方式は、アナログ信号の波高値をデジタル化するものであるが、今回開発した音声データ情報圧縮アルゴリズムでは、情報量を圧縮するために、前サンプリング時のPCM値と現サンプリング時のPCM値との差分値を演算処理によって、図 8 に示すとおり、3ビットあるいは4ビットのデータとし




図 8. 差分化処理




図 9. 誤差成分吸収処理

で算出している。

差分化において、実際の差分値が、3ビットあるいは4ビットの範囲より大きい場合には、誤差を生じることになり、再生時の直流成分がドリフトする可能性がある。このような問題を防ぐために、図9に示すとおり、差分値を算出した後に、前サンプル参照PCM値に差分値を加減算し、この値と現サンプル時の値との差を演算することにより、差分値を演算するたびに誤差成分を吸収する処理を行っている。

5.2.2 適応化処理

差分化処理において述べたように、音声波形が急しゅんに変化した場合には、実際の差分値が、3ビットあるいは4ビットで扱える8LSBあるいは16LSBの範囲を越えてしまう可能性があり、この場合には、誤差を生じるとともに、音質の劣化をまねくことになる。今回開発した音声データ情報圧縮アルゴリズムでは、このような条件下での音質劣化を防ぐために、適応化処理を行っている。

音声波形の変化は、比較的連続した波形変化を示し、その差分値も同様に、増加、減少において連続したものとなる。この特徴を利用し、3ビットあるいは4ビットで示す差分値の1LSBの値を連続的に変化させることによって、等価的に、3ビットあるいは4ビットで示す差分値の範囲を広くすることができる。

具体的に差分値を3ビットで扱う場合の処理を表3を用いて説明する。差分値を3ビットで扱う場合には、1~19のテーブルポイン

表 3. 差分データ変換テーブル

		テーブルポインタ						
		1	2	3	4	5	18	19
メ	0	4	6	8	12	16	120	128
	1	3	4	6	9	12	90	96
モ	2	2	3	4	6	8	60	64
	3	1	1	2	3	4	30	32
リ	4	0	0	0	0	0	0	0
	5	-1	-1	-2	-3	-4	-30	-32
デ	6	-2	-3	-4	-6	-8	-60	-64
	7	-3	-4	-6	-9	-12	-90	-96

タで指定される合計19個のテーブルによって差分値の範囲を変化させる。テーブルポインタ1のテーブルは、扱える差分範囲が最も狭いが、変換精度の最も高いテーブルである。逆に、テーブルポインタ19のテーブルは、扱える差分範囲が最も広いが、変換精度の最も低いテーブルとなっている。このように、差分範囲及び変換精度が連続して異なるテーブルが19通り準備されている。

まず、初期状態において、テーブルポインタは“1”に設定されており、-3~+4の差分値に対しては、誤差なく変換することができる。差分値の範囲が、-3~+4の範囲を越えた場合には、-3あるいは+4に変換するとともにテーブルポインタをインクリメントする。この操作により、次サンプル時点では、テーブルポインタ2が示すテーブルによって差分値が変換されることになる。このように、各々のサンプル時点では、1~19のテーブルポインタのいずれか一つのテーブルが選択されており、そのテーブルで扱う範囲より大きな差分値が発生した場合には、そのテーブルの最大値あるいは最小値に変換するとともに、テーブルポインタがインクリメントされ、より広い範囲で変換できるテーブルへと移行していく。なお、各々のテーブルにおいて、差分値がメモリデータ“4”に変換された場合には、差分値変化が減少しているものと考えられるため、テーブルポインタがデクリメントされ、より変換精度の高いテーブルへと移行していく。

このように、差分値の変化に応じて、変換精度と差分範囲の異なる複数のテーブルを連続的に選択することにより、音声信号の微小

表 4. ROM, RAM容量及び処理速度

項 目	内 容
ROM容量	817バイト
RAM容量	23バイト
録音時の 処理時間	3ビット差分データテーブルを使用した場合 127.2μs (max)
	4ビット差分データテーブルを使用した場合 148.4μs (max)
再生時の 処理時間	3ビット差分データテーブルを使用した場合 100.8μs (max)
	4ビット差分データテーブルを使用した場合 100.8μs (max)




図10. 留守番電話システムのブロック図

な変化に対して精度良く変換し、かつ、急峻な差分変化に対する追従性を高めることができる。

5.3 音声データ情報再生処理

音声データの情報再生は、前述した音声データ情報圧縮処理と相等の処理を逆の順序で行う。

具体的には、1 M DRAMから読み出したデータが、各々のテーブルにおける最大値あるいは最小値であった場合には、テーブルポインタがインクリメントされ、読み出したデータが“4”であった場合には、テーブルポインタがデクリメントされる。このようなテーブル操作によって変換された差分値は、前サンプル値に対して加減算処理され、情報の再生が行われる。

6. システムの拡張性

今回開発した音声録再ソフトウェアに必要なROM, RAM容量及び処理速度を表4に示す。

ROM容量, RAM容量共に、アプリケーション プログラムへの組み込みが可能なコンパクトな容量にまとめられている。音声データメモリ容量を拡張する場合には、データバス, アドレスバス, \overline{RAS} , \overline{CAS} 信号を共通化できるため、1 M DRAMを1個追加することにより、 \overline{W} , \overline{OE} に対応する2本の出力ポートだけを新たに使用するだけでよい。

音声データメモリに関し、今回開発したシステムには、1 M DRAMを使用しているが、メモリに対する書込み/読出し制御はすべてソフトウェアで行われているため、メモリとのインタフェースソフトウェアを変更することにより、他のDRAMやSRAM, EPROMを音声データメモリとして使用することができる。

7. 応用例

今回開発した音声録再システムの応用例として、留守番電話シ

テムを図10に示す。

このシステムでは、M37450M2-xx x SPは、音声録音再生処理以外に、電話回線からの呼び出し信号の検出、ラインリレーの制御、DTMFレシーバーを介してのPB (Push Button) 信号によるリモートコントロール コマンドの解釈、実行、キー入力の解釈、実行など、システム全体の制御を行っている。

このような留守番電話システムへの応用以外にも、10~20秒前の音声を常に更新しながら記録しておき、再生キーを押すことにより聞きのがした放送を確認できるプレイバックラジオや、同様の機能を実現した語学学習機、ディクテイティング マシンへも応用することができる。ただし、処理速度の点で、録音処理と再生処理を並行して行うことは困難であり、そのような応用には、音声情報圧縮は行わず、PCMデータでの録音再生で対応する必要がある。

8. むすび

A/D変換器, D/A変換器を内蔵した、高速8ビット ワンチップマイコンを用いた音声録音再生システムについて述べた。

今回開発したシステムは、音声情報圧縮, 再生処理及びメモリインタフェースをすべてソフトウェアで処理しているため、今後のより高度な音声情報圧縮, 再生処理への展開や、DRAMだけではなく、SRAM, EPROMといった各種汎用メモリへの接続が可能であり、拡張性の高い柔軟なシステムとなっている。

今後、半導体メモリの大容量化, ビット単価の低価格化に伴い、単なる磁気テープを用いたシステムの置き換えだけではなく、マイコン制御, ランダムアクセスの特長を生かした新たな応用が創出されるものと考えられる。このような市場動向に対応し、より専用のLSIの開発を含めたコストパフォーマンスの高いシステムの開発を進めていく所存である。

ホーム デジタルビデオ用システムLSIキット

山田 園裕* 浜野 尚徳*
 森下 誠* 中島 義充**
 増田 紀隆* 尚永 幸久***

1. ま え が き

近年、家庭用・産業用電気機器において、電子化が進められている。その電子化も最近、新たな節目を迎えた感がある。ホームビデオにおいても例外ではなく、特に映像信号処理におけるデジタル技術は、アナログ技術では得られない多機能、高画質の映像を容易に実現している。これは、大容量メモリなどを可能にした半導体の高集積化に負うところが大きい。

今回、他社に先駆けタイミングよく、ホーム デジタルビデオ用システムLSIキットを2システム開発した。一つは多機能なデジタルビデオ用の“フルフィーチャ システムLSIキット”であり、他の一つは単機能のデジタルビデオ用の“ピクチャインピクチャ LSIキット”で、前者は17LSI（新開発5品種）、後者は12LSI（新開発4品種）でシステム構成をしている。

本稿では、今回開発したシステムのデジタルブロックの処理方式を中心に述べる。

2. ホームビデオにおけるデジタル化

現行のホームビデオは、1974年から75年にかけて製品化された。その後の機能の向上は目覚ましく、それは磁気テープ、ヘッドを含む機構部、ビデオ信号処理部及び制御などの各技術の向上によるものである。これには半導体技術が大きく貢献している。特に、半導体集積度の年々の向上により、大規模な回路をビデオに適用可能にしたこと、さらに大規模回路によりデジタル処理の実現を可能にしたことによる。

ホームビデオにおけるデジタル化は、まず機構部における制御系にマイコンが導入され、タッチスイッチによるモード選択などの操作性の向上が図られ、さらに機構部のモータ、メカ、ドラムなどに対し、きめ細かい制御を行い、スロー、スチルなどの特殊再生を実現した。また、ワイヤレスリモコンや番組予約などの付加機能の

表1. ホーム デジタルビデオの展開

	ビデオ信号のデジタル化	特 長
第1ステップ 1985~	フィールドメモリなどのメモリ回路付加	<ul style="list-style-type: none"> ●多機能:フィールド内デジタル処理 特殊再生(スチル, スロー, スピードサーチetc) 特殊効果(ピクチャインピクチャ, マルチ画面etc) ●画質改善:フィールド間デジタル処理(ノイズリダクション)
第2ステップ 1990~	FM変復調などのビデオ信号処理系のデジタル化	<ul style="list-style-type: none"> ●高画質:S/N比改善, タイムベースコレクタ ●経年, 周囲条件による性能変化, 性能劣化少ない ●調整箇所数の削減 ●部品点数削減
第3ステップ 1997~ ⁽⁴⁾	磁気テープにビデオ信号をデジタル記録	<ul style="list-style-type: none"> ●高画質, 高音質(また, テープコピーにおける劣化, 基本的になし) ●長時間記録 ●小型 ●多機能

充実が図られてきた。駆動系のモータに対しては、より安定した制御を行うため、アナログサーボ方式からデジタルサーボ方式へと展開した。

一方、ビデオ信号系は、アナログ技術主体でLSIによる高集積化、低電圧・低消費電力化による高性能化が図られてきた。今後、ビデオ信号のデジタル化が本格化するが、それはデジタルビデオを目指したものである。

ビデオ信号系のデジタル化の方向は、表1のように三つのステップに分かれる。第1ステップは、現在家庭用として商品化され“デジタルビデオ”又は“デジタルVTR”と呼ばれているもので、フィールドメモリを内蔵し、マルチ画面、ピクチャインピクチャなどの新しい機能を実現する。また、従来のスピードサーチなどの特殊再生やノイズリダクションを、フィールドメモリでビデオ信号を処理することにより行い、画質改善を実現しているものもある。

第2ステップは、さらにビデオ信号処理系全域にわたるデジタル化で、高画質、調整箇所数及び部品点数の削減などをねらいにしたものである。

第3ステップは、第1、第2ステップに加え、磁気テープにビデオ信号をデジタル記録するもので、高画質、高音質はもとより、ビデオ信号以外のデジタルデータの記録にも適合するもので、広範囲の応用が期待される。

3. システムICキットの開発

3.1 システムの機能概要


システムの機能概要を表2に示す。これら二つのシステムは、前

表2. デジタルビデオ フルフィーチャ、ピクチャインピクチャ システム機能一覧


システムICキット		システム	
		フルフィーチャ	ピクチャインピクチャ
特殊再生	スチル (ノイズレス)	○	○
	スロー (ノイズレス)	○	—
	スピードサーチ (ノイズレス)	○	—
特殊効果	ピクチャインピクチャ	○	○
	モザイク	○	—
	ソラリゼーション	○	—
	マルチ画面	○	—
	フラッシュモーション	○	—
	ズームアップ	○	—




(a) ピクチャインピクチャ



(c) ソラリゼーション



(b) モザイク



(d) マルチ画面

図1. デジタル特殊効果

述の表1において第1ステップに属するもので、フィールド内デジタル処理を行い、特殊再生と特殊効果を実現している。

特殊再生は、従来機構部（ドラム、キャプステイン、ヘッド）をマイコン制御によりそれらの機能を実現したが、今回デジタル処理により次のように画質の改善を行った。

- (1) スチル(静止画)：スイッチ操作から時間遅れなく、意図した画面のスチルを的確に得ることが可能
- (2) スロー再生：ノイズがなく、横揺れがない画面
- (3) スピードサーチ：ノイズバーやスキューひずみがない画面

また、特殊効果としては、次に示すものを実現した。これらの機能は、前述の特殊再生とは異なり、従来のシステムでは根本的に実現不可能で、機能としてもホームビデオには存在しなかったものである。

- (1) ピクチャインピクチャ(子画面位置選択可) 図1(a)
- (2) モザイク(3レベル) 図1(b)
- (3) ソラリゼーション(3レベル) 図1(c)
- (4) マルチ画面(4, 9, 16画面) 図1(d)
- (5) フラッシュモーション
- (6) ズームアップ(4, 9, 16倍)

これらの特殊効果は、各ビデオメーカーの特色を出せるように、デジタル処理マイコンで、各種の条件設定が可能のように工夫をこらしている。また、これらの機能をうまく応用展開することで、新たなビデオの機能を創作できる。その一例として、マルチ画面に放送中の各放送局のTV画面を複数表示するチャンネルサーチがある。

3.2 システム開発の背景

今回の開発は、大きく二つに分かれた。一つはシステム開発で、他の一つはLSI開発であった。ここでは、システム開発の背景を述べる。これらのシステム開発は、従来ビデオメーカーが行う領域の仕事であるが、あえて今回我々半導体メーカー側がシステム開発を行い、システムLSIキット販売を目指した。理由を次に示す。

- (1) 半導体メーカーとして、システムアプローチが不可欠になってきた。これは、半導体の集積度の向上により、LSI仕様がシステムと密接に関係するようになってきた。
- (2) 一つの閉じたデジタル処理システムであり、各ビデオメーカーの特長を外部から付加することができるシステムの構築が容易である。したがって、一つのシステムで複数のビデオメーカーに提供できるので、開発効率が良い。
- (3) ビデオメーカーにおいて、開発のリソース削減になる。

3.3 システムの方式

デジタルビデオの方式には、映像信号をコンポジット信号のままデジタルに変換する方式と、輝度信号と色差信号に分けるコンポーネント方式(色差方式)の2方式がある。今回、次の理由によりコンポーネント方式を選んだ。

- (1) 高画質の特殊効果機能が可能である(表3)。
- (2) 回路構成上の自由度が高い。データサンプリング周波数の選択範囲が広く、メモリの有効活用が図れ、また制御が簡明である。
- (3) NTSC, PAL, SECAMの各TV放送方式に対し、共通の回路仕様にすることが容易である。

表 3. 特殊再生, 特殊効果における方式比較

	コンポーネント (色差) 方式	コンポジット方式	
特殊再生	スチル	1フィールド, メモリすることにより, スキューのない静止画像が瞬時に得られる	○ 同 左
	スロー	フィールドメモリのリードライトをテープ走行に合わせて行えば, スキュー, 横ゆれのないスロー画像が得られる	○ 同 左
	スピードサーチ	ノイズのある画素部分に前フィールド画面を補足できるため, ほとんどノイズのないサーチ画像が得られる。(偶数倍サーチ法) また, 水平同期信号が分解されているためスキューのない画像が得られる	○ 画像が得られるが不完全 (奇数倍サーチ法) ある程度のノイズとスキューが生じる
特殊効果	ピクチャインピクチャ	メモリした画素を間引き読出しすれば縮小画面可能	○ メモリした画素を間引きすると色位相がかわり, 色再生ができなくなるため縮小画面は困難
	モザイク	メモリした画素を時間をのばして間引き読出し可能	○ 同 上
	マルチ画面	縮小画面を複数チャンネルでメモリ可能	○ 同 上
	ストロボ	縮小画面を時間をずらして記憶再生可能	○ 同 上
	段調落し	分離された輝度情報のビット落としが可能	○ 輝度情報が分離されていないため階調落としは困難
	ズームアップ	メモリした画素の一部を重複読出し可能	○ メモリした画素を重複読みすると色位相が変わり色再生ができなくなるため拡大画面は困難
	その他	NTSCに限らずPAL/SECAMへの展開が容易	○ 位相関係の複雑なPAL/SECAMへの展開が困難

注 ○: 良好, △: 不完全であるが, 使用に耐える ×: 困難

4. デジタルビデオ フルフィーチャ システム

今回開発した二つのシステムICキットのうち, フルフィーチャシステム⁽¹⁾のブロック図を図2に, ピクチャインピクチャのブロック図を図3に示す。フルフィーチャ システムには5 LSIを, ピクチャインピクチャ システム⁽²⁾には4 LSIを各々新たに開発した。表4に使用LSI一覧を示す。以下, フルフィーチャ システムを中心に述べる。

4.1 構 成

フルフィーチャ システム (図2) は, 量子化ビット6ビット, サンプリング周波数10MHzのコンポーネント信号処理システムである。フィールドメモリM5M4C500Lを3個使い, 約1.5Mビットのメモリに1フィールド分の画像情報を格納し, メモリコントロールLSIとマイコンにより制御し, フィールド内信号処理を行い, デジタル特殊再生とデジタル特殊効果を実現している⁽³⁾。

まず, 入力画像信号 (NTSCコンポジット信号) を内部の処理に

必要なY (輝度) 信号とC (クロマ) 信号に, ローパス及びバンドパスフィルターを使い分離する。ここで, Y信号を分離するローパスフィルターとしては, 通常画面用と縮小画面用の二つを用意して, 信号の通過帯域制限を機能に応じて使い分けている。この後, Y信号は, そのままA/D変換器に入力される。C信号は, 位相情報を含むので, このままでは時間軸変換を伴う画面サイズ縮小などの場合には色副搬送波の位相の連続性を保つことがむずかしくなる。したがって, まず色復調器で色差信号 (R-Y, B-Y) に変換し, さらにC信号はY信号に比べて情報量が少ない (約1.5MHz) ので, アナログスイッチでR-Y, B-Yを点順次信号にしてA/D変換している (色差点順次入力方式, 図4参照)。

標準化周波数は, Y信号用に約10MHz ($640f_H/f_H$: 水平同期周波数), C信号用に約5 MHz ($320f_H$) を選んでいる。

メモリへの書込みは, M5M4C500Lのメモリセルデータ入出力構成上の特長を生かし, 3個のメモリに同一の行アドレス及び入力開始列アドレスを指定する。Y信号は, 2個のメモリに交互にデジタル




図 2. デジタルビデオ フルフィーチャ システムのブロック図




図 3. デジタルビデオ ピクチャインピクチャ システムのブロック図

表 4. 三菱デジタルビデオ システムLSI一覧

フルフローチャシシステム				ピクチャ イン ピクチャ システム			
機能	型名	数量	新製品	機能	型名	数量	新製品
クロマデコード	M51271SP/FP	×2		クロマデコード	M51271SP/FP	×1	
クロマエンコード	M51272P/FP	×1		クロマPLL	M51279SP/FP	×1	
A/Dコンバータ	M52678P/FP	×2	○	クロマエンコード	M51272P/FP	×1	
D/Aコンバータ	M52679P/FP	×3	○	A/Dコンバータ	M52686P/FP	×1	○
画像メモリ	M5M4C500L	×3	○	D/Aコンバータ	M52679P/FP	×3	
メモリコントローラ	M60019-xxxFP	×1	○	画像メモリ	M5M4C500L	×1	
インタフェースマイコン	M50747-xxxFP	×1	○	メモリコントローラ	M50541FP	×1	○
切替スイッチ	M74HC4053BP	×2		同期分離, AFC	M52684AP/AFP	×2	○
マルチプレクサ	M74HC157P	×2		親子スイッチ	M52685P/FP	×1	○
キットLSI個数	17	5品種		キットLSI個数	12	4品種	

ルデータを書き込み、C信号はR-YとB-Yを1個のメモリにデジタルデータを順次書き込む(図5参照)。

メモリから読み出されたY信号データは、マルチプレクサを用いて元の順序に戻された後、D/A変換される。一方、C信号は二つのD/A変換器に共通結線され、データ取り込み用D/A変換器入力クロックの位相をR-YとB-Yのタイミングに合わせることで、色差点順次出力を並列R-Y、B-Y信号に戻す(図5参照)。

Y、C信号は、3個のD/A変換器でアナログ信号に戻された後、C信号を变調してY信号と加算したコンポジットビデオ信号として出力される。

以上のビデオ信号の流れに沿って、メモリコントローラは、書き込み系、読み出し系各独立に、それぞれ入力水平・垂直同期信号に同




図 4. メモリの使い方

期した水平方向タイミング信号(システムクロック周期の動作分解能)及び垂直方向タイミング信号(水平周期の動作分解能)を生成する。これらのタイミングにしたがって、下記信号をシステム各部へ出力している。

- 色差点順次用アナログスイッチ切替信号
- A/D変換クロック
- メモリ書き込みクロック
- メモリ内部転送動作制御信号
- メモリ読み出しクロック
- メモリ出力イネーブル
- D/A変換クロック
- 出力ブランキング
- 付け足し同期信号
- 変調バースト付け足しフラグ




図5. メモリ入出力データのタイミング図




図6. DSS機能の動作原理

●親/子画面切替信号

4.2. デジタル特殊再生

デジタル特殊再生の具体例とし、デジタル スピードサーチについて述べる。VTRスピードサーチ時に、偶数倍速仕様で再生画面のメモリ書き込みを再生信号包絡線検波により制御することにより、再生画面の2フィールド分で補間されたノイズバーのない表示画面を得ることができる(図6参照)。

4.3 デジタル特殊効果


デジタル特殊効果の具体例として、マルチ画面及びピクチャインピクチャについて述べる。

(1) マルチ画面


あらかじめフィールド静止画をフリーズした後の書き込みの際に、動作開始メモリ行・列アドレス及び水平・垂直方向時間軸変換率を指定して1フィールド分動作させる。1/4画面では、2画素(ライン)に1画素(ライン)、1/9画面では3画素(ライン)に1画素(ライン)…というように、情報が間引かれてメモリに書き込まれる(図7)。

(2) ピクチャインピクチャ


一つの動画画面上に、実時間で書き込まれる1/9画面をはめ込む子画面入力情報のメモリへの書き込みは、マルチ画面と同様に行う。



(a) 動作概念



(b) 水平方向動作



注 実線は奇数フィールドラインを示し、破線は偶数フィールドラインを示す。

(c) 垂直方向動作

図7. 書き込み縮小機能の動作原理




図8. ピクチャインピクチャ機能の動作原理

ただし、フィールド静止画において必要とされる広いメモリ空間を使い、書き込み・読出し動作のフィールド内追い越しを回避することもマイコンのプログラムで実現できる。こうして書き込まれた子画面情報を親画面に合わせて読み出すが、親となるビデオ信号の水平・垂直同期信号から所定のタイミング(表示画面上の四隅を選ぶ。)で子画面情報を1フィールド分のみを読み出すとともに、親ビデオ信号とアナログスイッチにより切り替えて表示画面を得ている(図8参照)。

5. フィールドメモリの概要

今回デジタルビデオ システムのために、新たに開発したICのうちフィールドメモリ(Field Memory) M5M4C500Lについて概要を述べる。

画像専用メモリには、シリアルポートとランダムポートを持ったデュアルポートメモリ(Dual Port Memory)があるが、TV/VTRのようにメモリへの入出力が、共にシリアル信号である場合には、ランダムポート側に余分なアドレス制御機能が必要とするために、




図9. M5M4C500Lのブロック図

TV/VTR用のフィールドメモリとしては、不向きである。TV/VTR用のフィールドメモリは、シリアルに入力される画像信号をリアルタイムに記録・再生することが要求される。

今回開発したフィールドメモリ(M5M4C500L)は、これらの点を考慮し、次に示すコンセプトに基づき開発された。

- (1) シリアルデータの入出力を独立、非同期に行えること。
- (2) $3f_{sc}$ のサンプリングレートに対応できること(50ns)。
- (3) すべての放送方式(NTSC/PAL/SECAM)に対応可のこと(320行)。
- (4) 特殊再生機能の実現が容易であること(色差方式対応)。
- (5) 民生品として最適な画質が得られること(6ビット)。
- (6) 小型で、実装が容易であること(28ピンZIP)。

次に、フィールドメモリ(M5M4C500L)の構成と動作について説明する。

図9に示すように、M5M4C500Lは、データの入出力用に独立した二つの256×6ビット構成のシリアルメモリ(SIM/SOM)と256×320×6ビットのメモリアレー(MEM)から構成される。

SIM及びSOMとメモリアレー間は、行単位に双方向一括転送が可能である。また、シリアルデータの入出力スタート番地や転送行の指定は、 $A_0 \sim A_7$ のアドレス線を用いて指定可能であるが、0行0列の指定、行アドレスのインクリメント、メモリアレーのリフレッシュ、SIM/SOMとメモリアレー間の転送など、様々な動作モードは、アドレス線に時分割で入力される命令コードによって指定される(図10参照)。

次に、動作について簡単に説明する。

データ転送や動作モードの指定は、二つのデータ転送クロック(IRS/CRS, RAS/IRE)により、アドレス端子から時分割入力される命令や転送行アドレス、シリアル入出力開始列アドレスをストロープして実行される。

シリアルデータのSIM, SOMへの入出力は、シリアル入力クロック(SIC)及びシリアル出力クロック(SOC)によってストロープされ、シリアル入力データ端子(SID)/シリアル出力データ端子(SOD)から入出力される。




図10. 基本的な命令サイクル

また、SIM, SOMとメモリアレー間のデータ転送は、ブランキング期間など、データの入出力休止期に一括転送することにより複雑なタイミング制御は不要となる。

6. むすび

今回開発したホーム デジタルビデオ用システムLSIキットは、各種の映像機器への適応性も高く、ホームビデオはもとよりカラーTV, TVインターホン, ビデオディスク, AVセレクトなどの民生用機器、及びカラオケ, 監視用TV, TV会議システムなどの業務用オフィス機器にも展開適用されている。

現在次機種の開発に着手している。ビデオ信号のデジタル化は始まったばかりであり、今後とも基礎技術の蓄積を行うとともに、市場ニーズをにらみ、システムアプローチの観点から有効なシステムLSIキット開発に励んでいく所存である。

参考文献

- (1) 渡部ほか：VTR用フィールドメモリ応用システムIC, 昭和62年電気関係学会 関西支部連合支部
- (2) 在本ほか：VTR・TV用ピクチャインピクチャシステムIC, 昭和62年電気関係学会 関西支部連合支部
- (3) 玉木ほか：ビジュアル機器と画像メモリ, 電子技術(1988-7)
- (4) 次世代VTRはデジタル記録, 日経エレクトロニクス, No.448, p.111 (1988-5)

OTP/SRAMをワンチップ化した多機能メモリ

上田 修* 村松菊男*
森 真一* 小山利弘*
山本平男*

1. ま え が き

EPROM (Erasable and Programmable Read Only Memory) 及びSRAM (Static Random Access Memory) は、共にマイクロプロセッサ システムにとって不可欠なメモリである。当社では、現在EPROMを64Kビットから1Mビットまで、SRAMを16Kビットから256Kビットまで、それぞれ単体メモリICとして量産している。

さて、個々のメモリ製品の大容量化の要求は当然ながら、最近、他方では異種メモリをワンチップにした複合メモリの要求も高まっている。ボード実装上スペース的に非常に有利になるからである。この要求にこたえ、今度256KビットのOTPROM (One Time Programmable ROM)と16KビットのSRAMをワンチップ化し、さらに8ビットカウンタと入出力ポートを備えた、正にマイコンシステムに最適な多機能メモリを開発した。また、この製品のOTPROMは、①ソケットアダプタで市販ライタ書込み可能になっている、②OTPROMを簡単に外付けROMと置換できる、③ROMとSRAMは8ビットと16ビットの切替えができる、など使いやすさと高機能化を図っている。

ここでは、多機能メモリM6M72561Jの製品概要、構成と高機能化ポイント、動作特性などについて紹介する。

2. 製 品 概 要

今回開発した多機能メモリM6M72561Jの主な特長は次のとおりである。

(1) 各ブロックの特長

(a) OTPROM

- メモリ容量 : 256Kビット
32K×8ビット/16K×16ビットの切替えが可能 (BYTE信号切替え)
- アクセスタイム: 最大200ns
- 書込み : 市販EPROMライタでソケットアダプタ (PCA4990) を用いることにより8ビット並列書込み可能

(b) SRAM




図1. M6M72561Jのピン接続図




図2. M6M72561Jのパッケージ外観




図3. M6M72561Jのチップ写真

- メモリ容量 : 16KビットフルCMOS SRAM
2K×8ビット/1K×16ビットの切替えが可能 (BYTE信号切替え)
- アクセスタイム: 最大150ns
- (c) 8ビットカウンタ
- プリセット可能なアップカウンタ
- カウンタ入力の立ち上がり、立ち下がり両エッジ、片エッジカウント切替え可能
- (d) 入出力ポート
 - 入力ポート : 8ビット1ポート, 6ビット1ポート
 - 出力ポート : 8ビット1ポート
 - 入出力ポート : プログラム可能な8ビット1ポート
- (2) パッケージ : 68ピンPLCC
- (3) 製品系列 M6M72561J (0~70°C)
M6M72561J-I (-40~+85°C)

M6M72561Jのピン接続図は、図1に示すとおり多機能化を図るため兼用ピンが多くなっている。アドレスA₀~A₇, AD₀~AD₁₅, D₀/A₁₆, D₁/A₁₇で上位アドレスがデータ兼用ピンに、入力ポートPD₀~PD₅で3ビットずつがそれぞれ外部メモリ拡張用の出力ピンRD, CS₀, CS₁及びカウンタ関係信号ピンCIN, COU, CLKと兼用ピンになっている。パッケージ外観写真を図2に示すが、紫外線消去用窓のないプラスチックパッケージに収納されているため、ROMは書換えのできないワンタイムPROMである。また、パッケージ材には低応力樹脂を用いてデバイスの信頼性を向上させている。

3. 全体構成と高機能化ポイント

M6M72561Jの製造プロセスは、当社1MビットCMOS EPROMの最先端微細加工技術を用いており、メモリセンスアンプ回路などについては、個々のメモリで確立された高性能で動作マージンのある回路技術を使用している。チップ構成は、図3のチップ写真に示すとおりROM/RAM/カウンタ及びコントロールの三つの大きいブロックから成り、SRAMの電源を別電源 (V_{CC}) にし、GNDも両サイド2本設けるなど、ノイズ対策を十分考慮に入れたレイアウトになっている。チップサイズは、8.43×6.91 (mm²) である。

M6M72561Jのアドレス空間とブロック回路図をそれぞれ図4, 図5に示す。下位64KバイトにROM32Kバイト, RAM 2Kバイト, 入出力ポート及びカウンタ関係のスペシャルファンクションアドレスを割り当てており, さらに外部メモリ拡張用アドレス空間として64Kバイト+64Kバイトを設け, それぞれCS0, CS1の出力端子からアクティブロー信号で容易にメモリ拡張が可能になっている。以下に, 特長的高機能化ポイントを説明する。

3.1 外部ROMモード

M6M72561JのROMは, OTPROMになっているのでパターンの書換えができない。そこで, 試作段階のパターンが度々変更になる




図4. M6M72561Jのアドレス空間

ときなどに, 便利なよう外部ROMモードを設けている。通常, 外部ROMを用いる場合, デコーダ回路などのバッファ回路を追加する必要があるが, このICの外部ROMモードを使用すれば, ほとんど追加回路なしで簡単に内部ROMと外部ROMの置換ができる。図6の外部モード使用例で説明する。

EXT入力端子を“H”にすると, 内部ROMが選択状態であってもデータバスは, 出力フローティング状態になり, 一方, CS1出力ピンからは, 内部ROMアドレス選択状態のときのみアクティブローの出力信号が出る。さらに, A/Dマルチプレクスされたアドレスの内部ラッチ信号が, ポートPAから出力される。したがって, 図6の使用例の場合, EXTが“L”の場合内部ROM, “H”の場合外付けROMが自動的に選択される。

3.2 8/16ビット切替え

ROMとSRAMは, マイコンの16ビット品の需要拡大に合わせ, 8/16ビット切替え可能とした。M6M72561Jのバスモードを図7で説明する。BYTE信号により8/16ビットの切替えを行い, 16ビットモード時には, BHEとA0信号の組合せにより, D0~D7, D8~D15, D0~D15のいずれかのアクセスデータバスモードとなる。

現在, 単体EPROMの1Mビット製品で8ビット品と16ビット品が市場にあるが, 同一チップで8/16ビットの切替え可能なデバイスは出ていない。

3.3 Non-ALEモード

8ビットモードに限りアドレスラッチイネーブルALE端子を“H”固定にし, 内部アドレスラッチを使用しないモード設定が可能となっている。ユーザーにとって複雑なタイミングのALE信号系が不要になるのは, 非常に便利である。




図5. M6M72561Jのブロック回路図




図6. M6M72561J外部ROMモードの使用例




図7. M6M72561Jのデータバスモード

BYTE端子を“H”にした8ビットモード状態でBHE端子を“H”にすると、 D_0/A_{16} と D_1/A_{17} の両アドレスは、信号を与えなくても自動的に内部で“L”固定になるように設計した。これにより、アドレス空間下位64Kバイト内のアドレス/データ端子はマルチプレクスアクセスする必要があるものがなくなり N_{on} -ALEモードとなるのである。


3.4 OTPROM専用モード

M6M72561Jは、256KビットのOTPROMを持っているが、このOTPROMが、 $32K \times 8$ ビットの単体OTPROM、例えばM5M27C256Pとコンパチブルになるように回路工夫を行った。これが、OTPROM専用モードである。このモード設定は、PRG端子を“H”にし同時にR/W、ALE、BYTEを“H”にすることにより行われる。この状態で、OE相当のEとCEの二つのコントロールピン、 $A_0 \sim A_{14}$ のアドレス、 $D_0 \sim D_7$ のデータピンが単体OTPROMとピンコンパチブルになる。 $A_{15} \sim A_{17}$ のアドレス入力は不要である。


このOTPROM専用モードを利用した書込みソケットアダプタを準備している。68ピンPLCCソケットとM5M27C256Pの28ピンDIPソケットの変換アダプタ構成になっており、市販のROMライタに28ピンDIP側を挿入すると、自動的に他の信号系がOTPROM専用モードに設定されるようになっている。

3.5 その他の機能 (カウンタ, 入出力ポート)

M6M72561Jは、ROMとSRAMをワンチップにただけではなく、マイコンシステムの機能拡張に便利のように8ビットカウンタと入出力ポートを備えている。図8に8ビットカウンタブロック図を示すが、二つのカウンタモードがある。一つは、プリスケアラモードで8ビットのプリスケアラを持ち、オーバーフロー出力が、8ビットカウンタに入力される。 $2^8 \times 2^8$ のアップカウンタになる。カウ




(a) プリスケアラモード




(b) ダブルカウントモード


図8. M6M72561Jの8ビットカウンタブロック図




(a) PAポート



(b) PBポート



(c) PCポート



(d) PDポート

図9. M6M72561JのI/Oポートブロック図

ンタ値のプリセットが可能で、オーバーフロー出力によりプリセットされる。もう一つはダブルカウントモードと呼び、カウンタ入力 C_{IN}

が同時に二つの8ビットカウンタに入力される。一方のカウンタプリセットは、ポートPC7と兼用になっているトリガ入力端子のTRIG信号により行われ、他方は、TRIG入力カウンタのオーバーフロー出力によりプリセットされる。カウンタ入力は、立ち上がりエッジ、立ち下がりエッジ、両エッジの3種類のカウントモードが設定できる。カウンタ出力は、二つの8ビットカウンタオーバーフロー出力を2入力としたフリップフロップになっており、それぞれのオーバーフロー出力により交互に“H”/“L”を繰り返す出力(C_{OUT})となっている。

図9は、入出力ポートのブロック図である。PAポート及びPDポートはそれぞれ8ビット、6ビットの入力ポート、PBポートは出力データラッチ回路を持つ出力ポート、PCポートはビットごとに切替え可能な8ビット入出力ポートで出力データラッチ回路を持っている。前述したとおりPAポート、PDポート及びPC7ポートは、他の機能と兼用端子になっている。

4. 動作特性

M6M72561Jの動作特性の一例として、OTPROM及びSRAMの \overline{CE} アクセスタイムSHMOOプロット例を示す。図10がOTPROM、図11がSRAMである。電源5VではOTPROM、SRAMそれぞれ74ns、58nsを示している。メモリは、8ビットモードと16ビットモードがあるが両者のアクセスタイム差はほとんどない。

製品シリーズとして、温度範囲-40~+85°CのM6M72561J-Iを持っているが、低温から高温まで幅広い動作マージンを持っている。図12は、ROM及びSRAMの \overline{CE} アクセスタイムの温度依存性を示す。アクセスタイムは、現在ROM/RAMが、それぞれ200ns/150




図12. M6M72561JのCEアクセスタイム温度依存性

nsの規格を設けているが、十分マージンがあるため、更に高速版が期待できる。

5. ワンチップ化の課題

M6M72561Jは、256KビットOTPROMと16KビットSRAMの異種メモリをワンチップ化している。この異種メモリのワンチップ化につき考察してみる。

ユーザーサイドからみると、冒頭でも述べたようにスペース的に非常に有利になる。また、ボード配線数が少なくなりボード全体の信頼性も向上する。一方、メーカーサイドからみると必ずしも有利とはいえない。単純な2種類のメモリのワンチップ化では、面積が増大するのみで、両メモリが共に良品となって初めてチップ全体が良品となるため、製造歩留り上あまりよくない。単体メモリでは、それぞれのメモリの最適なウェーハ製造プロセスでチップ面積を最小にすれば、かなりの歩留りが期待できる。今回の場合、EPROM製造プロセス技術を用いているためSRAMにとり、多少、不利な製造プロセスとなる。ユーザー/メーカー両者の折衷点は、結局今回のようにワンチップ化と同時に、いかに高機能化を図るかだと思われる。ワンチップ化+αの高機能化により、いかにユーザーに高付加価値をみとめていただくかになると思われる。今後、ますますユーザーのニーズをキャッチしなければならない。

6. むすび

今回開発した多機能メモリM6M72561Jは、OTPROM256Kビット、SRAM16Kビットの2種類のメモリをワンチップ化したものである。市場として自動車、プリンタ・タイプライタなどのOA機器をねらっているが、これらの市場にとってもこの種のメモリは初めてであり、ユーザーの反応が非常に興味深い。メモリ容量の組合せ、アドレス空間の取り方、さらに今回は、カウンタと入出力ポートを追加し多機能化を図ったが、その他にどのような機能があれば便利であるかなど、今回の製品を機に、この種の多機能メモリの展開方法、将来動向につき積極的に検討及び調査したい。

参考文献

- (1) 山本ほか：高速1MビットCMOS EPROM，三菱電機技報，61，No.9（昭62）




図10. M6M72561JのOTPROM16ビット \overline{CE} アクセスSHMOOプロット ($T_a=25^\circ\text{C}$)




図11. M6M72561JのSRAM8ビットモード \overline{CE} アクセスSHMOOプロット ($T_a=25^\circ\text{C}$)

自動車エンジン制御用オリジナル16ビットマイコン

水垣重生* 増田昌之*
 村松菊男* 遠藤 均*
 田山俊明* 井上 功*

1. ま え が き

“自動車”という一つのシステムは、あらゆるところにエレクトロニクス技術が駆使され、その役割はますます大きくなりつつある。自動車エレクトロニクスの始まりは、エンジン制御へのマイクロコンピュータ（以下、マイコン）の導入であり、これは現在も自動車エレクトロニクスの最も中心をなすものである。ここで、マイコンに求められるのは、過酷な使用環境のもとで、高速かつ複雑な制御を周囲状況の変化に応じ応答性良く実行することである。

M37790STJは、これらの市場要求にこたえるために開発されたものであり、1.3 μ m高性能シリコンゲートCMOSプロセスを用いて、16ビット中央演算処理装置、タイマ系を中心とする強力なパルス出力制御/計測機能、10ビット分解能アナログーデジタル変換器な

どをワンチップに集積したりアルタイム制御に適したマイコンである。

2. 開発のポイント

M37790STJの開発にあたり、特に以下の点に重点をおいた。

(1) 高速な演算処理装置（以下、MPU）

各種演算を高速に実行するため《MELPS 7700シリーズ》の16ビットMPUを採用した。内部は完全16ビット構成であり、最短命令実行時間は500ns（発振周波数8MHz時）である。

(2) 強力なタイマシステム

複雑なパルス列を高速に入出力するため、16ビットタイマを核とするタイマシステムを搭載した。このシステム構成に当たっては、特にアプリケーション ソフトウェアの負荷が低減されるよう配慮した（この点に関しては次章で詳述する。）。

(3) 高精度アナログーデジタル変換

高精度のアナログーデジタル変換を行うため、10ビット分解能のアナログーデジタル変換器を搭載した。

(4) 耐環境性

耐サージ性、耐ラッチアップ性などを向上させるため、ピン周辺部を中心にパターンレイアウト上の配慮を行った。

(5) 高品質の作り込み





表1. M37790STJの性能概要

項目	性能	
基本命令数	103	
命令実行時間	500ns(最短命令, クロック周波数8MHz時)	
メモリ	ROM/RAM外付け	
入出力ポート	P4~P6	8ビット×3
	P3	4ビット×1
	P7	5ビット×1
アナログ入力ポート	P8	8ビット×1
16ビットタイマ	リアルタイム出力タイマ	16ビット×8
	カスケードタイマ	16ビット×4
	入力信号計測タイマ	16ビット×3
	フリーランタイマ	16ビット×1
PWM	8ビット×3	
A/D変換器	10ビット×1(8チャンネル)	
シリアルI/O	(UART, 又はクロック同期型)×1	
監視タイマ	12ビット×1	
割り込み	20要因 マスクプル要因は各要因ごとにレベル0~7までの割り込み優先レベルが設定可能	
クロック発生回路	内蔵(セラミック共振子, 又は水晶共振子外付け)	
電源電圧	5V±10%	
消費電力	TBD	
動作周囲温度	-40~+85°C	
素子構造	COMS高性能シリコンゲート	
パッケージ	84ピンPLCC	

図1. M37790STJのチップ写真及びフロアプラン

各機能ブロックごとにレイアウトの独立性を高くして、相互の干渉が低減される構造を作り込み、この構造に基づいたモジュール性の高いテストベクタを開発した。また、割り込み処理部など機能試験の行いにくい部分にはテスト用回路を追加し、テストベクタ発生に対する配慮をした。各機能ブロック間の信号が交錯するチャンネル部（内部バスなどが配置される。）は、ジェネラルセルルータによる自動配線を行い、このチャンネル部の機能試験を行う特別なテストベクタ（コミュニケーションベクタ）を開発した。

図1にM37790STJのチップ写真及びフロアプランを示す。

3. M37790STJの概要

M37790STJの性能概要を表1に示す。以下では、開発のポイント(2)及び(3)に示したパルス出力制御/計測機能及びアナログーデジタル変換に関し、応用技術的観点から見た仕様上の特徴を中心に紹介を行う。

3.1 リアルタイム出力タイマータイマA

タイマAは、4MHzのシステムクロックを分周してタイマに供給する8ビットプリスケラ2本、16ビットタイマ8本、及びこれらのタイマにより各々駆動される、4ビットシリアルイベント出力部8相により構成されるリアルタイム出力システムである。

初めに、16ビットタイマ1本と4ビットシリアルイベント出力1相からなる基本構成要素の特徴を述べる。図2は、この基本構成要素の典型的な動作を示したものである。

タイマ部は16ビットダウンカウンタ及び16ビットリロードレジスタにより構成され、各々が異なるアドレスを割り付けられている。このため、ユーザーはカウンタが動作中であってもカウンタに

影響を与えることなく、リロードレジスタの設定値（次にカウンタに設定される予約値）を更新することができる。タイマ動作モードとしては、①ノーマルリロード/ポジ・ネガ交互リロード（以下、PNリロード）、②ワンショット/連続の動作選択が可能であり多様で複雑な動作を提供する。ノーマルリロードでは、タイマアンダフローが発生すると、リロードレジスタの値がそのままカウンタに設定されるのに対し、PNリロードではタイマアンダフローごとにカウンタへの設定をポジ(P)/ネガ(N)交互に変更する。ワンショットでは、タイマアンダフローが2回発生するとタイマが自動的に停止するのに対し、連続ではソフトウェアによりユーザーが停止するまで連続的に動作する。

4ビットシリアルイベント出力部は、タイマAに内蔵される並列直列変換レジスタ（以下、PISOレジスタ）にあらかじめプログラムされた4ビット出力Q3～Q0を順次ポートに出力する。この出力更新は、タイマ動作モードに応じて次のように実行される。

タイマをワンショットで使用する場合には、

- Q3：PISOレジスタ書込み～タイマ起動
- Q2：タイマ起動～タイマアンダフロー（カウンタ初期設定値）
- Q1：タイマアンダフロー（カウンタ初期設定値）～タイマアンダフロー（リロードレジスタ設定値）
- Q0：停止

と更新される。ここで、Q2からQ1への出力更新及びQ1からQ0への出力更新が、タイマアンダフローにより自動的に実行される点に機能上の特徴がある。この機能により、ユーザーはタイマの起動のみを行えば、ソフトウェアの負担なく精密な時間長のワンショットパルスを発生させることができる。なお、PISOレジスタには動作




図2. タイマAの基本構成及び基本動作

状態を示す2ビットのステータスビットが割り付けられており、出力更新の動作状態が読み出せるよう工夫されている。

タイマを連続で使用する場合には、Q3～Q0はタイマアンドフローごとに更新され、かつQ3→Q2→Q1→Q0→Q3→Q2……という連続的なシフト動作が実行される。この機能と前述のPNリロード機能を組み合わせることにより、連続波のパルス幅変調出力を発生することができる。

次に、以上説明した基本構成要素を8組組み合わせたシステム構成の特徴について述べる。

図3は、カウンタ、リロードレジスタ、PISOレジスタへのMPUのアクセスを概念的に示したものである。応用上、パルス遅延時間、パルス幅、パルス極性などとして取り扱われる値の書込みは、各基本構成要素ごとに独立したアクセスにより実行される。図4は、起動/停止の動作制御におけるMPUのアクセスを概念的に示したものである。動作制御を行うために、MPUがアクセスする制御ビットのビット割り付けを工夫することにより、1回のアクセスにより基本構成要素8組に対し各制御が同時に実行される点に大きな特徴がある。例えば、ユーザーは複数の基本構成要素を同時に起動することができる。この場合、図5に示すように各カウンタの設定値の差、各リロードレジスタの設定値の差は、直接各相のパルス出力の位相関係を記述することになる。したがって、タイマAを用いることにより、最大8相のパルス出力の位相関係を精密に制御することが可能である。

自動車のエンジン制御への応用としては、カウンタの初期設定値で燃料噴射パルスの相互位相を、リロードレジスタの設定値で燃料噴射量(パルス幅)を制御することにより、最大8気筒までのマルチポイントインジェクション制御(各気筒ごとに独立に燃料噴射を行う制御方式)をサポートすることができる。

3.2 カスケードタイマータイマB—

タイマBは、4MHzのシステムクロック又は外部クロック入力を分周してタイマに供給する8ビットプリスケアラ1本、16ビットタイマ4本、及びこれらのタイマにより駆動される4ビットシリアルイベント出力部2相により構成されるカスケード機能付きリアルタイム出力システムである。図6にタイマBのブロック図を示す。

タイマ部の構成はタイマAと類似であるが、PNリロード機能がない点、その反面外部トリガ入力によりタイマの起動を行う機能が追加されている点などが異なっている。外部クロック入力及び外部トリガ入力は、①入力立ち上がりエッジ、②入力立ち下がりエッジ、③入力立ち上がり・立ち下がり両エッジ、④システムクロック(クロック入力)又はソフトウェアトリガ(トリガ入力)、の動作選択が可能であり種々の外部素子に対応できるよう考慮されている。

4ビットシリアルイベント出力部は、タイマBに内蔵されるPISOレジスタに、あらかじめプログラムされた4ビット出力Q3～Q0を順次ポートに出力する。この出力更新は、カスケード/非カスケードの動作選択により実行手順が異なる。

非カスケードを選択するとタイマB1及びタイマB2は、各々独立に4ビットシリアルイベント出力1相ずつを駆動する。したがって、非カスケードでかつソフトウェアによりタイマを起動する場合には、タイマBの機能はタイマAの機能とほぼ同等である。

カスケードを選択すると、タイマB1及びタイマB2の2本のタイマが4ビットシリアルイベント出力1相のみを駆動する。さらに、タイマB2の起動は、タイマB1の起動により自動的に実行される。




図3. タイマA1カウンタへのアクセス




図4. 起動/停止制御ビットへのアクセス




図5. 位相関係が制御された多相パルス出力

Q3～Q0は、ワンショットの場合

Q3: PISOB1レジスタ書込み～タイマB1起動

Q2: タイマB1起動

～タイマB1アンドフロー(タイマB2起動)

Q1: タイマB2起動～タイマB2アンドフロー

Q0: 停止

と更新される。なお、タイマB3及びタイマB4は、タイマB1と同




図 6. タイマBのブロック図

時に起動され、あらかじめ各カウンタに設定された値をカウントした後にアンダフロー割り込み要求を発生する。図 7 は、カスケード機能の特徴を模式的に示したものである。同図(a)は、タイマB1のカウント時間とタイマB2のカウント時間の和が、外部トリガの周期より短い例を示している。この場合、タイマB1とタイマB2が交互に動作するが、2本のタイマを使用する必要はない。すなわち、この動作は、タイマAの機能で実現可能な動作である。同図(b)は、外部トリガの周期がタイマB1のカウント時間と、タイマB2のカウント時間の和より短いような多重トリガ発生例を示している。Q1出力中(すなわちタイマB2がカウント動作中)に外部トリガ入力があると、タイマB1が起動され2本のタイマは並列動作を行う。したがって、Q1の出力時間長は、タイマB2により厳密に保持される点に特徴がある。この機能によれば多重トリガが発生しても、ソフトウェアの負担なく各々のトリガに対し、精密に制御された遅延時間とパルス幅を持つワンショットパルスを発生させることができる。

自動車のエンジン制御への応用としては、外部トリガ入力に回転同期信号を入力し、カスケード機能を用いてタイマB1設定値でプラグ点火遅延時間を、タイマB2設定値でプラグ点火パルス幅を制御することが考えられる。これにより、加速/減速/定速いずれの走行状態においても精密に制御されたプラグ点火条件を維持できる。タイマB3、タイマB4は回転同期信号入力後一定時間が経過した後に、ロックセンスルーチンを起動するなど有効である。

3.3 入力信号計測タイマータイマC

タイマCは、4MHzのシステムクロック又は外部クロック入力を分周して、タイマに供給する8ビットプリスケアラ3本、16ビットタイマ3本により構成される入力信号計測システムである。

タイマC1及びタイマC2のプリスケアラは、システムクロック入力又は外部クロック入力(立ち上がりエッジ/立ち下がりエッジ/立ち上がり・立ち下がり両エッジ)の動作選択が可能である。タイマC3のプリスケアラは、システムクロックのみに接続されている。




図7. タイマBのカスケード機能




図8. タイマCの基本構成

タイマ部は、16ビットアップカウンタ及びカウンタの値を補そくし、保持する16ビット計測レジスタから構成される。図8は基本構成、図9は基本動作を示したものである。カウンタ及び計測レジスタは、同一のアドレスが割り付けられており、書き込み動作はカウンタに対して、読出し動作は計測レジスタに対して実行される。タイマCのカウンタは、前述のタイマA、タイマBと異なりリロード機能を持たないため、タイマオーバーフローが発生するとFFFFH→0000Hにラップアラウンドし、かつオーバーフロー割り込み要求を発生して、ソフトウェアによる計測値の補正を要求する。レジスタへの補そく動作を起動するストローブ入力、立ち上がりエッジ/立ち下がりエッジ/立ち上がり・立ち下がり両エッジ/ソフトウェア ストローブの動作選択が可能であり、種々の外部素子に対応できるように考慮されている。補そく動作が終了すると、カウンタは自動的に0000Hに

初期化され、再度カウント動作を継続する点に機能上の特徴がある。この機能により、ユーザーは $(n-1)$ 回のストローブから n 回のストローブ入力間におけるインターバル時間(システムクロック入力を選択時)/イベント回数(外部クロック入力を選択時)を、ソフトウェアの負担なく自動計測することができる。また、補そく動作を実行するごとに、ストローブ発生割り込み要求を発生して、補そくされた値を処理するタスクの起動を容易にしている。

タイマC3は、タイマC2のストローブ入力によりカウンタを初期化し、タイマC3のストローブ入力によりカウンタを補そくする複合機能を持っている。したがって、タイマC2とタイマC3は、同時初期化による同期運転が可能であり、応用範囲を更に広げている。

自動車のエンジン制御への応用としては、エンジン回転数、車速、気筒判別などの多種多様なデジタル情報の収集への適用が有効で





図9. タイマCの基本動作

ある。

3.4 フリーランタイムタイマD

タイマDは、内部クロックで動作する16ビット単機能タイマである。内部クロックは、2 MHz、1 MHz、250kHz、64.5kHzのいずれかをソフトウェアにより選択する。タイマ部は、16ビットダウンカウンタ及び16ビットリロードレジスタから構成され、タイマアンダーフローにより割り込み要求を発生する。

自動車のエンジン制御など機器組み込み型制御への応用としては、タスク切替え用タイマとしての使用が有効であろう。

3.5 アナログーデジタル変換器

入力8チャンネル、10ビット分解能の逐次比較型アナログーデジタル変換を行い、変換が終了すると割り込み要求を発生する。シングルチップマイコンにアナログーデジタル変換器を搭載する場合、MPU、タイマなどのデジタル部が発生する過渡電流雑音による変

換精度の低下が問題となるが、内部の動作タイミング上の工夫により、この問題を低減し高精度化を図っている。

自動車のエンジン制御への応用としては、ホットワイヤ方式のエアフローセンサなど微小アナログ量の検出が要求されるセンサ系への適用が有効である。

4. むすび

高速な16ビットMPUと強力なパルス出力制御/計測機能のタイマシステムを持つ自動車エンジン制御用マイコンM37790STJは、“自動車”のみならず高いリアルタイム性を要求されるあらゆる産業用機器の制御に最適であろう。

今後、M37790STJの開発で培った新技術を核として、シングルチップ型エンジン制御用マイコンを始めとし、より高機能、高性能そして高品質なマイコン群を開発していく予定である。

MOCVD法による825nm²SPB型高出力レーザダイオード

八木哲哉* 樋口英世***
長谷川和義*
太田洋一郎**

1. ま え が き

近年の情報処理システムの急速な進展に伴い、システムの取り扱う情報の種類は従来のコンピュータコードデータのみならず、音声、画像などのイメージデータにも広がり、またその情報量も飛躍的な増大を示している。このため、低価格、大容量で高速検索のできる外部メモリシステムの要求が高まってきている。なかでも、光ディスクドライブ(ODD: Optical Disk Drive)システムは、その大容量・高速性から最も有力な手段であると注目され、今後の普及が期待されている⁽¹⁾。

ODDシステムにおいては、情報の記録はディスク面上に高精度で、ひずみのない微小スポットに絞った強いレーザービームを照射することにより、ディスク面上にピットを生じさせたり、あるいは相変化を起こすことにより実現される。このために必要な光強度は、システムの構成により異なるがレーザー出力レベルで30~40mW以上である。そのため、光源としてガスレーザー等比べて安価で駆動回路が簡便な高出力半導体レーザーが注目されている。

従来からODD用高出力レーザーが開発されているが⁽²⁾、特性やその均一性などにおいてシステムの要求レベルを満足するものが少なかった。そこで我々は、当該市場の立ち上がりに合わせて、特性やその均一性についてシステム要求値を満足しうる高出力レーザーを開発製品化した。

この論文では、当該レーザーを開発製品化するに当たり、ポイントとなった結晶成長技術について述べた後、レーザーの構造、特性及び信頼性について報告する。最後に今後の目標について言及する。

2. 結晶成長技術

半導体レーザーの主要な特性や信頼性は、結晶成長工程に大きく支配される。すなわち、結晶成長技術の良否が半導体レーザーの良否に大きく影響する。現在市販されている半導体レーザーの大部分は、液相成長法(LPE: Liquid Phase Epitaxy)により製造されている。LPE法は、飽和若しくは過飽和の液相メルト(溶液)からの半導体基板への固相の析出を用いた結晶成長法であり⁽³⁾、簡便な液相成長炉で比較的容易に結晶性の良好なエピタキシャル層が得られるという長所があるため、レーザーの製造に広く用いられてきた。LPE法においては、成長が固液界面の熱平衡状態に支配されるため、基板(ウェーハ)表面と接触するメルトの成分比や温度のウェーハ面内分布により、エピタキシャル層の均一性が決定される。ヘテロ接合成長時には、メルトの成分比をウェーハ面内で均一に保つことが難しく、ウェーハ面内でエピタキシャル層の膜厚や組成に分布が生じる。このために、LPE法で作製された半導体レーザーの特性には、かなりのばらつきが生じていた。

近年上記のLPE法に代わる新しい結晶成長法として、有機金属気相成長法⁽⁴⁾(MOCVD: Metal Organic Chemical Vapor Deposition)が注目されている。MOCVD法は、化合物半導体を構成する元




図1. バレル型サセプタによるMOCVD成長 AlGaAsエピタキシャル層のウェーハ内膜厚分布

素のアルキル化物、水素化物の熱分解を利用したエピタキシャル成長方法であり、基本的にはSiの気相成長に用いられるSiH₄の熱分解によるエピタキシャル法と類似の方法である。したがって、エピタキシャル層の均一性や再現性を得る方法として、多成分化合物の成長に伴う諸問題は存在するが、Siの気相成長法で既に実績のある基板回転の方法やバレル型サセプタの採用などの手法を容易に採用し得る。このため、MOCVD法は大面積ウェーハ上に均一性に優れたエピタキシャル層を成長することが可能で、量産性に富んだ結晶成長法であると考えられている。

当社LSI研究所と共同で開発した独自の多数枚一括成長ができるバレル型サセプタを持つMOCVD装置により、成長したAlGaAs層のウェーハ内及びウェーハ間での膜厚分布を図1に示す。なお、ここでは1バッチ中抜き取りで8枚のウェーハのデータを示した。原材料には、トリメチルガリウム(TMG)、トリメチルアルミニウム(TMA)、アルシン(AsH₃)を用い、常圧下で成長を行ったものである。また、ドーピングを行う際にはn型のドーパントとしては、セレン化水素(H₂Se)、p型のドーパントとしては、ジメチルジンク(DMZn)を用いた。多ウェーハ一括成長においても膜厚変化が±5%以下の均一性が得られた。また、エピタキシャル層内におけるAl組成の変化は、組成比にして0.01以下、キャリア濃度の変化は14%以下であった。以上のように、MOCVD法は均一性の良好なエピタキシャル成長が可能であることが明らかになった。また、顕微ラマン分光法による測定の結果、MOCVD法で作製したダブルヘテロ構造における遷移領域幅はLPE法で作製したものに比べて格段に小さく、MOCVD法は薄膜形成が容易な結晶成長法であることが確認された⁽⁵⁾。

3. デバイス構造

現在ODDに用いられるレーザの波長は、825nm帯若しくは780nm帯である。ODD用半導体レーザに要求される仕様は、この波長帯域において、①情報の書き込み時に十分な光出力を得ることができること、②駆動系のIC化のために、動作電流やしきい値電流が大きくないこと、③光学系の簡素化のため、書き込み時の高出力から読取り時の低出力に至るまでレーザ光の波面ひずみが小さいこと、④ビットエラーレートやトラッキングエラーレートを抑えるために、光学系からレーザに戻る光により誘起される干渉雑音の発生が小さいこと、⑤十分な信頼性を持つこと、などである。このほかに、①特性のばらつきが小さいこと、②安定に供給できること、③安価であること、などもODD市場の成長を助長する重要なファクターである。

ところでAlGaAs系半導体レーザにおいては、その最大光出力を決定する主要因は光出力によるレーザ端面の劣化である。光出力によるレーザ端面の劣化を防止する方法として、①端面に光吸収係数の小さな層を設ける窓構造、②端面での光密度を下げる構造、などが考えられる。窓構造は最大光出力を飛躍的に大きくすることが可能である⁽⁶⁾。しかし、レーザ構造が複雑となりレーザビームの波面が乱れやすいなどの欠点を持つため、安価でかつ波面ひずみの小さな出射ビームが要求されるODD用半導体レーザには適さないと考えられる。端面での光密度を下げるには、①端面反射率を小さくする、②活性層の薄膜化やLOC (Large Optical Cavity) 構造などによりレーザ共振器内のレーザビーム径を拡大する方法がある。なかでも、活性層の薄膜化により光の浸み出し幅を大きくして光密度を減少させる方法は、薄膜成長の容易なMOCVD法に適した手法であると言える。また、誘電体コーティング膜形成技術により、レーザ前端面の反射率を小さくして光密度を下げる方法も容易に実現できる。これら二つの方法を用いることにより、ODD用レーザに適合する光出力を得ることができるものと考えられる。

我々は上記のODD用レーザに要求される諸条件を満足し、かつ量




図2. I²SPBレーザの構造断面図




図3. 発振しきい値電流の活性層膜厚依存性の理論計算

産性に優れた結晶成長法であるMOCVD法で製作するのに適したレーザとして、I²SPB (Inverted Inner Stripe Structure with a p-GaAs Buffer Layer) 構造レーザを考案し開発を進めてきた。図2にI²SPBレーザの構造図を示す。高出力時までキャリアのホールバーニングを抑え、基本横モードを安定に保つためにリッジ状のストライプ部分は逆メサ形状とし、ストライプ部分の幅は3.0μmとした。p-GaAsバッファ層は、高温動作時における漏れ電流の増大を抑圧し動作電流を低く抑えるとともに、非点隔差を小さくする効果がある。

光出力を大きくとるためには、前述のように活性層の厚さを薄くすればよい。ところで活性層の厚さ d と、しきい値電流密度 J_{th} の間には、

$$J_{th} = \frac{J_0 d}{\eta_i} + \frac{d}{\eta_i \Gamma \beta} \left[\alpha_i + \frac{1}{2L} \ln \left(\frac{1}{R_f R_r} \right) \right] \dots\dots\dots(1)$$

で表される関係がある。ここで、 η_i は内部微分量子効率、 β は利得定数、 α_i は内部損失であり、 R_f 、 R_r は各々前面及び後面の端面反射率である。また、 Γ は光の閉じ込め係数であり活性層厚さ d の薄いときには d の2乗にほぼ比例する。上記の各種パラメータは、共振器長 L を変えたときの外部微分量子効率及びしきい値電流密度を測定することにより求めることができる。このようにして求めたI²SPBレーザのパラメータを用いて式(1)によりしきい値電流の活性層厚さ依存性を計算した結果を図3に示す。活性層厚さが、0.03μmより薄くなると急激にしきい値電流が上昇することがわかる。つまり、高出力化のために、むやみに活性層を薄くすることは得策でない。図3の結果を基にして、活性層の厚さは0.05μmとすることとした。

式(1)から明らかなように、共振器長 L が大きくなるほどしきい値電流密度は下がり、また動作時における放熱効果も良好となる。しかし、しきい値電流は大きくなり、また外部微分量子効率もほぼ L に逆比例して低下するため動作電流が増加する。したがって、共振器長 L にも最適値が存在する。我々は放熱効果と動作電流の双方を考慮して共振器長 L は400μmとした。

ところで前述のように、最大光出力を大きくするためには前面反射率 R_f を小さくする方法がある。しかし、前面反射率 R_f を数%以下と小さな値にすると光学系からのわずかな戻り光によっても外部共振器モードホッピングが激しく生じ、著しい雑音発生がみられるようになり実用上大きな問題となる。我々は、戻り光雑音と誘電体膜形成時の反射率の安定性などをかんがみて前面反射率 R_f は12%とすることとした。また、後面反射率 R_r は60%とし、レーザ後部に設置されるモニタフォトダイオードの出力をディスク情報の読取りの際に使用される低出力時(～3mW)にも確保した。組立ては放熱を考慮してヒートシンク上にジャンクションダウンで行った。

4. デバイス特性及び信頼性

図4に室温(25℃)におけるI²SPBレーザの代表的な動作電流-光出力特性を示す。発振しきい値電流は約50mAであり、30mW出力時の動作電流は約130mAである。光出力58mWまでキックのない特性が得られている。図5に遠視野像の光出力依存性を示す。エピタキシャル層に水平方向の半値全角 θ_h は約11度、垂直方向のそれ θ_v は約26度である。光出力を40mWまで増加させてもピーク位置やパターン形状の変化は認められず、安定した基本横モードで発振していることが明らかになった。図6に発振スペクトルの光出力依存性を示す。3mW以下ではマルチモードで発振し、それ以上の光出力になる




図4. 室温における動作電流-光出力特性




図5. 遠視野像の光出力依存性

とシングルモードで発振する。ODDシステムにおいて、情報の記録時すなわち高出力時の発振波長と、再生時すなわち低出力時の発振波長の差が大きいと光学系が複雑となるため望ましくない。このレーザの場合、30mW時と3mW時の発振波長差は約4nmであり、実用上問題のないレベルである。

ODDシステムに半導体レーザを使用する際、レーザの特性のばらつきが大きいと設計の余裕度がより大きく要求され、また装置の調整が必要となるためコストに悪影響を及ぼす。したがって、ODD用半導体レーザには特性ばらつきの小さなものが望ましい。特に遠視野像など光学的特性のばらつきが小さなものが要求される。図7は同一ウェーハから得られた130個の素子の遠視野像の θ_H 及び θ_V の分布をヒストグラムで示したものである。 θ_H は平均値11.0度に対し標準偏差 $\sigma=0.4$ 度、 θ_V は平均値26.5度に対し $\sigma=0.5$ 度と非常にばらつきの小さな分布となっている。ちなみに、従来のLPE法により製造される当社の $0.82\mu\text{m}$ 帯半導体レーザの θ_V の平均値は23.6度、 σ は3.9度である。I²SPBレーザのこの優れた特性分布は、2章で述べたように、MOCVD法によるエピタキシャル層の良好な均一性を反映している。

図8にI²SPBレーザの動作電流-光出力特性のケース温度依存性を示す。80°C以下では温度変化に対して特性のシフトが少ない。特性




図6. 発振スペクトルの光出力依存性




図7. 遠視野像の半値全角ヒストグラム

温度 T_0 は80°C以下で160K、それ以上の温度では100Kと良好な値が得られた。また、110°Cといった極めて高い温度でも30mWの高出力動作が可能である。これは、高温動作時における漏れ電流の増大を抑圧するp-GaAsバッファ層の効果及び共振器長を $400\mu\text{m}$ と長くして放熱特性を改善したためであると考えられる。

ODDシステムにおいては、ほぼ回折限界に近い集光特性が必要となるため、使用するレーザには厳しい低波面ひずみ特性が要求される。波面ひずみは、レーザビームのエピ層に水平方向及び垂直方向のビームウエストの差を測定して得られる非点隔差により評価できる。図9に $P_0=3\text{mW}$ 時のビームウエストの測定例を示す。同図はビームを光学系により600倍に拡大観察し、レーザチップの位置を変えながら水平方向と垂直方向のスポット径を測定した結果をプロットしたものである。同図から非点隔差は、 $2.8\mu\text{m}$ であることが分かる。また、光出力を増加させると非点隔差は単調に減少するか若しくは不変であった。同一ウェーハからの49個の素子について $P_0=3\text{mW}$ 時の非点隔差を測定したところ、最大で $5.8\mu\text{m}$ 、平均 $2.6\mu\text{m}$ で




図8. 動作電流-光出力特性の温度依存性




図9. ビームウエスト測定例




図10. 雑音レベルの戻り光量依存性

($f=20\text{kHz}$, $\text{BW}=300\text{Hz}$ 及び $f=10\text{MHz}$, $\text{BW}=300\text{kHz}$)

あり実用上問題のないレベルであることが分かった。

戻り光雑音の大きな半導体レーザをODDシステムに用いると、トラッキングエラー等サーボ駆動系のエラーや信号再生時の読取りエラーが生じる。一般的にサーボ駆動系のエラーを抑えるためには、中心周波数 $f=20\text{kHz}$ 、バンド幅 $\text{BW}=300\text{Hz}$ で測定した S/N 比が 65dB 以上であることが、またビットエラーレートを小さく抑えるためには、 $f=1\sim 10\text{MHz}$ 、 $\text{BW}=300\text{kHz}$ で測定した S/N 比が 70dB 以上であることが要求されている。I²SPBレーザの雑音レベルの戻り光量依存性を $f=20\text{kHz}$ 、 $\text{BW}=300\text{Hz}$ 及び $f=10\text{MHz}$ 、 $\text{BW}=300\text{kHz}$ で測定した結果を図10に示す。なお、 $f=10\text{MHz}$ 、 $\text{BW}=300\text{kHz}$




図11. 通電試験データ

の測定においては、縦モードをマルチ化して低雑音化するために駆動電流に 750MHz 、 $p\text{-}p30\text{mA}$ の高周波を重畳してある。通常のODDシステムの光学系では半導体レーザに $1\sim 10\%$ 程度の光が戻る。この程度の戻り光量では、図10から分かるようにI²SPBレーザの雑音特性は、システム要求値を満足していることが明らかになった。

図11にI²SPBレーザの 60°C 、 30mW のAPC動作による通電試験の結果を示す。約 $1,500$ 時間経過後も故障した素子は全くなく、また動作電流の顕著な上昇も認められず安定に動作している。なお、動作電流の上昇率は通電時間の $1/4\sim 1/3$ 乗に比例している。図11から現在のところ、 60°C 、 30mW におけるMTTFは2万時間と計算される。このように、I²SPBレーザは信頼性についても優れた特性を示している。

5. むすび

ODDシステム市場の急速な立ち上がりに対応して、システム要求値を満足し特性ばらつきの小さい安価な高出力レーザを安定に供給することが必要となってきている。我々は、薄膜形成が容易で量産性及び均一性に優れた結晶成長技術であるMOCVD法を用いて作製されるI²SPBレーザを開発製品化した。このレーザは、室温、CW、 35mW 以上の最大光出力が得られ、 3mW から 30mW にわたり $6\mu\text{m}$ 以下の低非点隔差、 65dB 以上の S/N 比($f=20\text{kHz}$ 、 $\text{BW}=300\text{Hz}$ 、 $R_r=1\sim 10\%$)などのODDシステムに最適な諸特性を持つほか、その特性ばらつきも従来のLPE法により作製されるレーザに比べて $1/3$ 以下と小さい。また、 60°C 、 30mW におけるMTTFは2万時間以上と優れている。

今後ODDシステムは、Rewritable化、高速化などの方向へ進展するものと考えられる。これらのシステムに対応していくために、より高出力なレーザの開発が必要である。また、Rewritable ODDシステムにおける書込み情報のリコンファーム時間の短縮に画期的な効果のある方法として、書込み用高出力レーザと再生用低雑音レーザをモノリシックに集積化したマルチビームレーザのシステムへの応用が、近い将来実用化されると考えられる。したがって、この種のマルチビーム化も行う必要があるであろう。

参考文献

- (1) 日経エレクトロニクス, 1月13日号, p.137 (1986)
- (2) 日経エレクトロニクス, 11月9日号, p.187 (1984)
- (3) H.C Casey Jr., M.B. Panish: Hetero structure Lasers part B, Academic Press, p.109 (1978)
- (4) R.D. Dupuis et al: Appl. Phys. Lett, 33, p.724 (1978)
- (5) 服部ほか: 第33回春季応用物理学学会予稿 3p-R-13
- (6) H. Kumabe et al: Jpn. J. Appl. Phys., 21, p.347 (1982)

高性能トランジスタ モジュール

高田育紀*
由宇義珍*

1. ま え が き

昭和55年に製品化されたトランジスタ モジュールは、容量の増加とともに性能向上が進展し、年々需要の拡大が見られる。特にオイル危機以降、省エネルギー技術開発の一環としてトランジスタ方式のインバータが開発され、モータ制御におけるインバータ化が急激に伸びている。現在、汎用インバータは4～5万台が月産され、その大部分にトランジスタ モジュールが採用されている。また、ACサーボ、NC装置やUPSなどにも主回路のスイッチング素子としてトランジスタ モジュールが主役を占めている。さらに、家電製品にもインバータ化の波及でインバータエアコンが急増し、これらの製品にもトランジスタ モジュールが普及している。

このような、汎用インバータ、ACサーボ、NC装置、インバータエアコンなどのモータ制御装置のほか、各種電源装置の小型化・高効率化・コスト低減に対応するため、高性能・高 h_{FE} トランジスタ モジュールの開発・製品化に成功したので、その構造・特長・定格・特性などについて紹介する。

この高性能・高 h_{FE} トランジスタ モジュールは、従来品トランジスタ モジュールに比べ電流増幅率を10倍と大幅に改善し、駆動回路の小型化、駆動電力の低減を追求した新しいパワートランジスタである。

2. 開発のねらい

インバータ等、電力変換装置の制御基板の中で、専有面積及び消費電力の大部分を占めているのが、スイッチング素子の駆動回路であり、この駆動回路の小型化・消費電力の低減を図れば、装置の小型軽量化、高効率化及びコスト低減の実現が可能となる。

そこで、今度開発した高性能トランジスタ モジュールは、当社が長年培ってきた微細化技術、ダーリントン トランジスタのパターン最適化技術及びSOA（安全動作領域）や短絡耐量の解析・改良技術、さらに豊富な応用技術を駆使して開発したものである。

スイッチング用途に使用するパワートランジスタの場合、スイッ

チング時間、短絡耐量及び耐圧は最も重要な定格特性であり、これらの特性は電流増幅率 (h_{FE})とトレードオフの関係にある。つまり、 h_{FE} を高くするとスイッチング時間の増加や耐圧・短絡耐量が低下するという悪影響が現れる。

これらのトレードオフを改善することが、この新しいトランジスタ モジュールの開発のポイントである。さらに、シリーズ化を進め、定格電圧・電流の範囲を拡大して豊富な機種系列を製品化したことも重要な点である。

今回製品化した高性能トランジスタ モジュールは、600V耐圧で10～200A、1,000V耐圧で15～150Aのシリーズで図1にこれらの外観を示す。

3. チップ及びパッケージ構造

3.1 チップ構造

現在 $V_{CEX} \sim 1,600V$, $I_c 10 \sim 600A$ と広範囲にわたり、パワートランジスタ モジュールの実用化が進み、適用範囲は拡大の一途をたどっている。それらのモジュールに使用されるパワートランジスタ チップは、10～100A程度までの電流容量を持つものであり、大容量化に関しては、それらのチップをバラ接続でモジュールに内蔵することによって所要電流容量を得ている。パワートランジスタは、高耐圧になると、著しくその電流増幅率 (h_{FE})が小さくなるという問題があり、ダーリントン接続をして、装置自体の利得を高めているのが一般的に採用されている方式である。当社が開発した、高耐圧、モノリシック3段ダーリントン トランジスタチップは、装置の小型化、内部配線のリアクタンスによる装置に対する悪影響(サージ等)をなくすることができ、今や1,000V以上の高耐圧パワートランジスタ モジュール対応のチップ構造として広く普及してきている。

それらのチップの電流増幅率 (h_{FE})は、現在までの技術によると、コストパフォーマンスを考慮し、75～100程度が標準であり、チップを内部で並列にして構成しているモジュールの h_{FE} も一般的に75～100がその標準値となっている。

今回、高 h_{FE} 高耐圧パワートランジスタ モジュールのシリーズ製品化開発に当たり、従来の応用装置のコストパフォーマンス、小型化を格段と改善し得ることを目的として、従来の同等のチップサイズで h_{FE} が4～10倍(従来比)のモノリシックチップを開発した。下記にその主要な改良点について述べる。

高耐圧パワートランジスタの h_{FE} は耐圧を保持するためのコレクタ高比抵抗層(N⁻層)の構造(主に厚み)と、その領域の少数キャリアのライフタイムに大きく依存し、N⁻層に対して負のライフタイムに関して正の相関がある。一方、N⁻層は素子の重要性能である破壊耐量に対して正の相関をもち、ライフタイムはスイッチングタイムに対して正の相関(スピードに対し負)を持っている。このシリーズのチップの改良点は、N⁻層を薄くすることなく、ダーリントンパターンの最適化(電流バランス、分担の最適化)、不純物プリファイルの三次元的改良により、 h_{FE} のupを図り、従来の h_{FE} の数倍の値を




図1. 各種高性能トランジスタ モジュールの外観

持つ構造を得、破壊耐量に関しては同等以上のSOAを持つという、従来のトレードオフ関係の画期的な向上を図っていることにある。また、今回シリーズは、高 h_{FE} タイプでありながら、スイッチングスピードに関しては、従来同等以上の性能を得るために、パワー transistor チップ自体のライフタイムの制御の最適化、及びスピードアップ用Diのライフタイムの制御の改良を行っている。

高耐圧 (1,000V) 品については、上記の基本的パラメータの改良とともに、今回初めて、モノリシック4段ダーリントン transistor 技術を開発し、1,000V級のモジュールにおいても、従来の10倍という画期的な h_{FE} を持つチップを製品化した。この技術により、数百Aのコントロールを1A以下の信号電流でコントロールし得る、応用上非常に利点を持つパワーデバイスが、高耐圧の分野で、かつコンパクトなモジュールを使用して可能になるという、将来方向を示したといえる。図2に上記の技術を駆使した、高性能 transistor モジュール用4段ダーリントンチップの外観図を示す。




図2. 高性能 transistor モジュールのチップ




図3. 150A, 1,000V高性能 transistor モジュールの外形図及び内部等価回路図

3.2 外形構造

上記の transistor チップの出現により、外部構造としては、従来のモジュールとほぼ同等のサイズにより、各容量の製品化を図ることができた。4段ダーリントン transistor 採用により、スピードアップダイオードの増加、内部結線の増加が必要であるが、内部レイアウトの改良、高密度実装技術の進展を行い、当社が開発した transistor モジュールの特長を持ち、コンパクトで応用面に対して極めてメリットの大きな新しいモジュールのシリーズの開発・製品化に成功した。図3(a)に、150A, 1,000V, $h_{FE} \geq 750$ の外形図、同図(b)に同モジュールの内部等価回路図を示す。

4. 特長

今回開発した高性能 transistor モジュールは、次のような優れた特長を持っている。

- (1) 駆動回路の部品数の削減と小型化が可能となり、図4に示すように制御基板を小さくできる。
- (2) 必要な駆動電力が少なくてよいため、電源回路の小型化、消費電力の低減が図れる。
- (3) 逆バイアスSOA、短絡耐量の改良により、スナバー回路など周辺回路の簡略化が図れる。
- (4) 装置の小型化、効率化及びコスト低減が可能となる。
- (5) 従来 transistor モジュールと同一パッケージで設計されているので、組立て上の互換性を持っている。

5. 定格と特性

5.1 高性能 transistor モジュールの概要

600V系10~200A及び、1,000V系15~150Aの高性能 transistor モジュールの概要を表1に示す。

5.2 従来品との性能比較

インバータ用スイッチング素子に必要な性能について、従来品と比較データを以下に述べる。

(1) 電流増幅率 (h_{FE}) 特性

h_{FE} 特性の代表例及び従来品と比較した特性カーブを図5に示す。この特性カーブは、QM75DY-2HB (75A, 1,000V) のもので、定格電流での h_{FE} は、従来品が約150に対し、高性能 transistor モジ




図4. 高性能 transistor モジュールによる駆動回路の小型化

表1. 高性能トランジスタ モジュールの概要

形名	V_{CEX} (V)	I_C (A)	h_{FE}	モジュール内の回路数
QM10TE-HB	600	10	250	6素子入
QM15TD-HB		15	250	//
QM20TD-HB		20	250	//
QM30DY-HB		30	750	2素子入
QM50DY-HB		50	750	//
QM75DY-HB		75	750	//
QM100DY-HB		100	750	//
QM150DY-HB		150	750	//
QM200DY-HB		200	750	//
QM15TB-2HB		1,000	15	250
QM30DY-2HB	30		750	2素子入
QM50DY-2HB	50		750	//
QM75DY-2HB	75		750	//
QM100DY-2HB	100		750	//
QM150DY-2HB	150		750	//




図5. 電流増幅率特性




図6. スイッチング特性




図7. 逆バイアスSOA

ジュールの場合は約1,500という値が得られ、約10倍の h_{FE} を示している。したがって、高性能トランジスタ モジュールを使用すれば、ターンオンに必要なベース電流が極めて少なくなり、0.1A程度で十分にオン状態にすることが可能である。そこで、ベース駆動回路の小型化、駆動電力の低減を図ることができ、装置の小型化に大きく貢献する。

(2) スイッチング特性

スイッチング素子として、重要な特性の一つにスイッチング特性がある。特に高周波スイッチングを可能にするためには、スイッチング時間の短い素子が要求される。中でもバイポーラ トランジスタのターンオフ時間は、一般に10~20 μ sと長くブリッジ回路に使用したとき、上下アームの短絡防止時間を長くとらなければならない。一方、この短絡防止時間は、インバータの制御性を損なうためできる限り短い方がよい。また、ターンオフ時間の大部分を占めるのがターンオフ時の蓄積時間 (t_s) である。図6にこの製品の t_s を示す。この高性能トランジスタ モジュールでは、 t_s は10 μ s以下を実現した。一般に、ダーリントン トランジスタでは h_{FE} が高くなると t_s が長くなる傾向にあるが、この新製品では残留キャリアの最適制御により t_s を従来品より短くしたことに特長がある。

(3) 逆バイアスSOA





図8. 短絡SOA

スイッチング素子のターンオフ遮断能力を表す性能に逆バイアスSOAがある。高性能トランジスタ モジュールと従来品との逆バイアスSOAを図7に示す。同図において、定格電流での遮断可能な電圧は、従来品が約800Vに対し新素子では900Vと100Vの差がある。こ



回路定数

項目	トランジスタモジュール										単位記号
	QM10TE-HB	QM15TD-HB	QM20TD-HB	QM30DY-HB	QM50DY-HB	QM75DY-HB	QM100DY-HB	QM150DY-HB	QM200DY-HB		
R1	18	15	12	10	8.2	6.8	4.7	3.3	2.2		Ω
R2	82	56	47	82	51	33	27	15	12		Ω
R3	4.7	3.3	2.2	1.5	1.0	0.68	0.47	0.33	0.22		Ω
C1	—	—	—	—	—	—	0.1	0.1	0.15		μF
D1	21DQ03	21DQ03	21DQ03	31DQ03	31DQ03	31DQ03	31DQ03	5KQ30	5KQ30		—
Tr1	2SC3580	2SC3580	2SC3580	2SC3580	2SC3580	2SC3242	2SC3242	2SC3242	2SC3242		—
Tr2	2SA1282	2SA1282	2SA1282	2SA1385	2SA1385	2SA1385	2SA1442	2SA1442	2SA1442		—
VB1	8.0										V
VB2	4.0										V

回路定数

項目	トランジスタモジュール							単位記号
	QM15TB-2HB	QM30TB-2HB	QM50DY-2HB	QM75DY-2HB	QM100DY-2HB	QM150DY-2HB		
R1	22	18	15	12	10	8.2		Ω
R2	82	100	62	39	27	18		Ω
R3	1.0	0.68	0.47	0.33	0.22	0.1		Ω
C1	—	—	0.068	0.068	0.068	0.1		μF
D1	31DQ03	31DQ03	5KQ30	5KQ30	5KQ30	16KQ30		—
Tr1	2SC3580	2SC3580	2SC3580	2SC3242	2SC3242	2SC3242		—
Tr2	2SA1385	2SA1385	2SA1442	2SA1442	2SA1443	2SA1443		—
VB1	10							V
VB2	5							V

図9. 高性能トランジスタ モジュールの駆動回路例

のときの V_{CE} は、コレクタ電流遮断時の $-di/dt$ と配線インダクタンスにより決定され、通常直流電圧より100~150V高くなる。そこで、このスパイク電圧を抑えるために各種スナバー回路が用いられるが、新素子ではこのスナバー回路の簡略化が期待できる。

(4) 短絡SOA

トランジスタ等の自己ターンオフ型パワーデバイスでは、負荷短絡のような事故時にベース（あるいはゲート）遮断により素子の保護を行う方法が一般的である。しかし、負荷短絡などを起こすと、素子のみで電源を短絡することになり、非常に過大な短絡電流が流れることになる。この短絡電流を遮断できるか否かで保護の可否が決定される。このような短絡電流を安全に遮断できる領域を表したのが図8に示す短絡SOAである。新素子では、短絡SOAがかなり広がっており、短絡保護が容易になる。

以上述べたように、電気的な性能面で数多くの改善点があり、実用上非常に使いやすいパワーデバイスを実現した。

6. 高性能トランジスタ モジュールの駆動回路

図9に高性能トランジスタ モジュールの駆動回路（ベースアンブ）の推奨例を示す。非常にシンプルな回路でしかも使用部品は小

型のもので構成されるため駆動回路の小型化が図れる。

7. 応用

トランジスタ モジュールは、スイッチング素子の中で急速に伸び、現在最も市場の大きいパワーデバイスである。この理由は、他のスイッチング素子に比べ、駆動回路の簡便さ、使いやすさ、経済性の点で最も優れているところにある。

これら高性能トランジスタ モジュールの応用分野は、汎用インバータ、ACサーボ、NC工作機、ロボット、工業用マシン、ルームエアコン、パッケージエアコン、冷蔵庫、CVCFインバータ、UPS、各種スイッチング電源、溶接機、加工機、エレベーターなど、非常に広範囲にあり、今後も更に応用分野の拡大が期待される。

8. むすび

以上、高 h_{FE} で高性能をもつ新しいトランジスタ モジュールについて紹介した。この新しいトランジスタ モジュールは、既に当社のオールドジタル汎用インバータFR-Zシリーズに採用されており、さらにトランジスタ モジュールの市場拡大に大きく貢献できるものと期待されている。

高信頼性Al/TiN/PtSi/Si系電極

富永 淳* 入江祐三*
 斉藤健二* 吉澤正夫*
 平田勝弘*

1. ま え が き

半導体集積回路の高集積化及び高速化は、半導体チップパターンの平面方向と深さ方向の縮小化（微細化）の上に成り立っている。しかし、内部のトランジスタや抵抗などを電氣的に接続している金属配線幅の微細化は、配線に流れる電流密度の増大を招き、電氣的信頼性の低下につながる。また、配線と素子との電氣的接続口（コンタクトホール）の微細化は、良好な電氣的接続（オーミックコンタクト）を妨げ、素子特性の低下を招く。

また一方、深さ方向の縮小化（接合のシャロー化）は、電極配線とシリコン基板との熱的相互拡散による接合不良率を増大させ、素子特性及び製品歩留りの低下を来す。

高集積化及び高速化に伴い、発生する電極・配線におけるこれらの諸問題を解決する最良の方法として、最近注目されているのが、チタンナイトライド（TiN）バリヤメタル技術である。チタンナイトライドバリヤメタル技術とは、通常、電極配線として用いられるアルミ又はアルミ合金膜の下に、アルミのシリコン基板への拡散を防止する目的で中間層としてチタンナイトライド膜を形成するものである。チタンナイトライドは、高融点金属であるチタンの窒化物で、熱力学的に極めて安定であるとともに、薄膜にした場合、結晶粒が小さく、緻密な膜を得ることができる。

チタンナイトライド膜を得る方法としては、次の二つの方法が一般的である。

- (1) チタン膜をたい(堆)積した後、窒素雰囲気中で熱処理して窒化する方法。
- (2) チタンターゲットを、窒素を含む雰囲気中で反応性スパッタリングする方法。

当社では、まず従来からバリヤメタルを使用している汎用バイポーラ標準ロジックICにおいて、このチタンナイトライドバリヤメタル技術の適用に取り組んだ結果、チタンナイトライド下部に形成された白金シリサイド（PtSi）との整合性の点から、方法(2)を採用

し、従来にも増して信頼性の高いAl/TiN/PtSi/Si系電極構造を完成させた。以下に、当社のオリジナル技術であるこのチタンナイトライド電極形成技術についてその要点を述べる。

2. チタンナイトライド膜の成膜技術

チタンナイトライド膜は、図1に示すように、ターゲットに純チタンターゲットを使用し、スパッタガスに(Ar+N₂)ガスをを使用したDCマグネトロニックリアクティブスパッタリング法により形成した。

2.1 チタンナイトライド成膜特性

図2に、N₂分圧をパラメータとしたときのチタンナイトライド膜の成膜特性を示す。比抵抗はN₂分圧増加とともに、ほぼ線形に増大している。これは膜中に含まれるNの量及び膜のグレイン形状の変化によるもの、及びスパッタリングレイトの低下に伴う酸素含有量の増加により説明できる。

また、膜成長速度は、N₂分圧が2～3 mTorr以上で急激に低下している。すなわち、N₂分圧が2～3 mTorrにおいて、TiとN₂の反応性スパッタリングが開始されることがわかる。

2.2 チタンナイトライド膜のバリヤ性評価

図3に示すAl/TiN/PtSi/n⁺・Siの構造の電極を持つショットキーバリアダイオードを作成し、490°C、300分の熱加速試験による、逆方向電流の増加を測定することによって、バリヤ効果を評価した。

図4に、N₂分圧4 mTorrで形成したチタンナイトライド膜の種々の膜厚における熱加速試験の結果を示す。同時に測定したnpnトランジスタの逆方向接合耐圧値から、逆方向電流I_R>20nA領域では、アルミのシリコン基板への拡散現象が発生していると考えられる。チタンナイトライド膜の膜厚依存性から、膜厚は1,000 Åで熱加速後も逆方向電流20nA以下と小さく、十分なバリヤ効果を持っている。

また、図5に、膜厚は500 Åに一定にして、種々のN₂分圧で形成したチタンナイトライド膜での熱加速試験の結果を示す。スパッタ時




図1. DCリアクティブ スパッタリング法

の N_2 分圧は高くするほど、より優れたバリア効果を持つチタンナイトライド膜が形成されることがわかる。




図2. チタンナイトライド膜の成膜特性




図3. ショットキーバリア ダイオード電極の断面構造




図4. ショットキーバリア ダイオードの熱加速試験 (チタンナイトライド膜厚依存性)

2.3 X線回折法による組成分析

リアクティブスパッタリング法によるチタンナイトライド膜は、その膜質がスパッタ時の N_2 分圧により大きく変化し、 N_2 分圧を高くするほどバリア効果が大きくなることを先に示したが、この N_2 分圧による差をX線回折法による組成分析で明らかにしたものを図6に




図5. ショットキーバリア ダイオード熱加速試験 (N_2 分圧依存性)




図6. X線回折結果

示す。N₂分圧2.5mTorrで形成されたチタンナイトライド膜は、完全なTiNになっておらず、Ti₂NというTiリッチなチタンナイトライド膜が形成されている。この膜に、490°C、300分の熱加速を施すと、Ti₂Nのピークは消えて、Alとの反応物のピークが多数現れてくる。また、AlとPtとの反応物のピークも現れており、Alの突き抜けが起こっていることが確認できた。すなわち、Ti₂NというTiリッチなチタンナイトライド膜ではバリア効果は小さい。

一方、N₂分圧4mTorrで形成されたチタンナイトライド膜は、完全なTiNが形成されており、490°C、300分の熱加速後でもTiNのピークは消えておらず、Alとの反応物のピークは一切現れていない。

3. チタンナイトライド膜の加工技術

チタンナイトライド膜のパターニングは、フォトレジストマスクにより、アルミ配線のパターニングと同時に実施可能である。チタンナイトライド膜のエッチングは、アルミと連続してドライエッチングにより処理することも可能であるが、標準ロジックICという適用製品のコスト性を考慮し、ウェットエッチングを採用した。


チタンナイトライド膜のウェットエッチングは、通常のチタン系合金と同じく、過酸化水素水(H₂O₂)系によりエッチング可能である。配線金属のアルミ及び下地のシリコン酸化膜との選択性は良好であり、一方、アルミのエッチング液であるリン酸系エッチング液には侵されないため、非常に制御しやすい。また、過酸化水素水によるエッチング速度は100~200Å/分で、1,000Åのチタンナイトライド膜に対するエッチング量の制御性も良好であり、アルミ配線パターンに対するアンダカットは生じない。

4. デバイスへの適用


以上の新技術を用いて形成したAl/TiN/PtSi/Si構造の電極を実際のデバイスに適用・評価した結果を述べる。

4.1 単体素子

チタンナイトライドバリアメタルの高信頼性は、各単体素子の熱




(a) TiN




(b) 従来品

図7. npnトランジスタの $h_{FE}-I_{CE}$ 特性



(a) 従来品



(b) TiN

図8. ショットキーバリアダイオードの逆方向リーク電流特性




図9. 高温動作試験における代表的な特性値の経時変化 (I_{IL} , I_{CC})




図10. 高温動作試験における代表的な特性値の経時変化 (V_{OH} , V_{OL})

加速試験による電気特性の変化により評価、確認した。この評価試験の一例として、チタンナイトライドをバリエヤメタルとしたnpnトランジスタ、ショットキーバリエヤダイオードを高温に長時間保持して各素子の基本電気特性の安定度を従来品と比較調査した。

図7にnpnトランジスタの $h_{FE}-I_{CE}$ 特性図を示す。熱加速後の h_{FE} の低下が従来品より小さくなっていることがわかる。特に低電流領域での h_{FE} の低下の差が顕著であるが、エミッターベースのリーク電流は熱加速前後で差がなく、いずれもアルミの接合突き抜けは起こっていないと考えられることから、この差は、バリエヤメタルの応力によるストレスの差によるものと考えられる。

また、ショットキーバリエヤダイオードの逆方向リーク電流特性を図8に示す。同じく、チタンナイトライドをバリエヤメタルとした素子が熱加速後のリーク電流の増加が小さく、良好な結果を示している。

4.2 製品の信頼性

チタンナイトライドバリエヤメタルを採用した実際の製品に対する信頼性試験結果について、高温動作試験における代表的な特性値の経時変化を図9、図10に示す。試験全般において結果は良好であ

り、実際の使用に対しても十分な信頼度を持っている。

5. むすび

ICの高集積化を達成するためのコンタクトホールの微細化とシャロージャンクションに伴い、コンタクト部分の電極構造の高信頼性がますます要求される中で、シリコンと配線材料のアルミとの相互拡散による反応を防止するバリエヤメタルの採用が、配線・電極の信頼性を高める上で極めて有効である。このような背景で、このたび当社は優れたバリエヤメタルとして注目されているチタンナイトライドを採用した当社オリジナルの高信頼性電極形成技術の開発と、その汎用パイポーラ標準ロジックICへの適用・量産化に成功した。チタンナイトライドバリエヤメタルのバリエヤ効果は、従来のチタン系合金よりも高く、デバイス適用結果及び信頼性試験において、従来にも増したその高信頼性が確認された。

今後はMOS・LSIメモリなど、更に超微細化技術を必要とするデバイスにも適用が拡大され、IC、LSIの高集積化、高性能化、高信頼性化に大きく貢献するものと期待される。

アナログ・デジタル混在ICのテスト技術

尾方照明*
藤原康男*
須藤優子*

1. ま え が き

人が五感に感ずる信号は、ほとんどすべてがアナログ信号といつてよい。そして、人は常にこれらの信号を実時間で処理している。アナログ回路は、この人が必要とする感覚信号の処理を行っている。すなわち、直接的に感覚としてとらえることのできない微弱な信号を検出し、知覚可能なレベルに増幅する。あるいは、遠隔地間での情報の伝送・授受を可能とするための変復調などの信号処理を行う。一方で、最近のコンピュータに象徴されるデジタル回路技術は、信号の記憶・計算処理など従来のアナログ技術では実現が困難な領域で独自の特徴を持っている。また、伝送線路における雑音特性、伝送ひずみなどから考えると、伝送においては、デジタル信号の方が有利といえる。かくて電子回路システムは、入出力部にはアナログ回路を用い、信号の伝送・記憶・処理にはデジタル回路を用いることで、従来のアナログ、デジタル各々の単独技術では困難であった性能、機能を実現することが可能となる。

さらに、半導体プロセス技術の発達、IIL、BI-CMOS、CMOSなどのデバイスより、1チップ内にアナログ回路とデジタル回路の共存を可能にした。そして今日、民生用機器、産業用機器のいかんを問わず、システムメーカーは従来にない独自の性能、機能をこれらのプロセス技術を使って実現することにより、他社システムからの差別化を目指している。このように、アナログ・デジタル混在ICの拡大、発展の素地は、比較的明りょうに示される。

2. テスト技術からみたアナログ・デジタル混在ICの定義

アナログ・デジタル混在ICとは、何かについて考えてみる。単純に回路的にみて、1個のIC内部にアナログ回路とデジタル回路を取り込んだものは、基本的に混在ICとして取り扱ってよいと思う。しかし、テスト技術の立場からみると、次のような機能を持つICは、本当の意味でのアナログ・デジタル混在ICとして、従来にない新しいICとして、別にして取り扱わざるを得ない。

(1) アナログ信号を実時間でデジタル信号に変換、若しくはその逆変換処理機能を内蔵しているデバイス。

(2) アナログ回路、デジタル回路を個別に動作させることが困難、あるいは個別動作ではIC全体の動作機能の確認ができないデバイス。

このような考え方を理由を補足説明すると、従来のアナログテスト技術、デジタルテスト技術、ICの回路ブロックごとに適用することによって測定可能なICは、テスト技術からみると、アナログ回路とデジタル回路の接続回路に過ぎず、混在しているという実感がないからである。すなわち、従来技術の延長で対応可能であり、特別なテスト、テスト方法を必要としないからである。もっともICの外部端子数を節減したために、回路をブロックごとにきり分けることができずに、従来の方法によるテストを困難にしている例も見受けられる。しかしこの場合は、単純なテスト容易化設計、例えばテスト端子を設けるだけで可能であり、回路設計時のテストビリティへの考慮の問題というべきであろう。

3. アナログ・デジタル混在ICの用途

表1に純粋アナログ回路とアナログ・デジタル混在回路の用途を示す。

4. アナログ・デジタル混在ICのテスト

先に述べた、本当の意味でのアナログ・デジタル混在ICをテストするためには、アナログテスト技術、デジタルテスト技術を融合させた新たなテスト技術が必要であることは、容易に想像できると思う。では、一般的なアナログ・デジタル混在ICに対して、現在の個々のテスト技術は、そのままテスト可能な技術レベルにあると言えるであろうか。

4.1 従来のアナログテストでの対応する場合の問題点

(1) デジタルパターン発生機能が付加できない。若しくは、付加可能なテストにおいても非常に高価である。

表1. アナログ・デジタル混在ICの用途

	純粋アナログ回路	← →	アナログ・デジタル混在回路
Communications (通信機器)	DTMF フィルター SLIC スピーチ・アンプ、 コーデイク		イーサネット ISDN™U™インタフェース PSK・モデム、 QAM・モデム フィルター・コーデック、 ISDN™S™インタフェース、
Consumer (民生機器)	クロミナス・プロセッサ シンク・プロセッサ		フレッシュA/C・コンバーター、 マルチチャンネル・TV、 イメージ・センサー ビデオ・D/A・コンバーター VTR・クロマ・プロセッサ、 デジタル・TV・コンバーター、 AM・ステレオ・デモジュレーター、 デジタル・オーディオ・コンバーター、
Automotive (車載機器)			インジェクター・ドライバー、 キャブレター・コントローラー、 アンチ・スキッド・モジュール、 ボルテージ・レギュレーター、 マルチプレクサー、 エンジン・コントローラー、 スイッチ・モジュール、 ノック・センサー、 エアフロー・センサー、
Industrial (産業機器)	Op・アンプ コンバーター、V/F・コンバーター、 アナログ・スイッチ、		A/D・コンバーター D/A・コンバーター インタフェース・デバイス、 ディスク・コントローラー、 スマート・パワー、 オプト・アイソレータ、

(2) MATRIX (シェアードソース)方式では、多ピン化するICのテストに不向きである。

4.2 従来のデジタルテストでの対応する場合の問題点

- (1) 入出力部がアナログ回路で構成されることが多いので、ドライブ能力、出力レベル検出精度など機能そのものが、従来のデジタル回路をテストする場合の要求仕様と異なる。
- (2) DCパラメータ測定など基本的なアナログ測定精度、分解能などが不足する(デジタル=8-12ビット, アナログ=12-16ビット)。
- (3) デバッグ機能が不足する。

4.3 従来のアナログ、デジタル各テストの単純結合で対応する場合の問題点

(1) 一般的な混在ICについては、上記4.1節、4.2節で述べた機能を拡張して統合すれば適用できる。しかし、当然のことながらテスト価格は、高価になり、実用的でない。もちろん、アナログ機能、デジタル機能を個別に各々アナログテスト、デジタルテストでテストすることはできる。しかしこの方法では、ハンドリング装置が必要になるなど生産性が良くない。そこで新しく各ピンごとに電源機能、測定機能を持ったP.P.V/I (パー・ピン・V/I)を持ち、デジタル機能においてはクロック速度、入出力波形の種類(フォーマット)など、アナログ機能においては信号発生器の帯域、出力レベル、波形純度などを必要最小限に限定することによって、低価格を実現したテストが登場することになる。

(2) 本当の意味での混在ICのテストに必要な機能

- (a) アナログ信号をデジタル信号へ実時間で変換する機能をテストする場合には、DSP (Digital Signal Processing) 技術が必要。
- (b) 精度の高いアナログ波形の発生機能(信号の純度が従来のアナログテスト機能では不足する。)
- (c) 複雑なデジタルパターン発生(アナログ波形のデジタルパターン(デジタルパターンの発生)機能)
- (d) アナログ出力波形のデジタル化機能
- (e) デジタル信号の取り込みと数学的解析処理機能
- (f) DC電源、測定器の精度、分解能の向上

ここでは、アナログ信号を実時間でデジタル信号に変換し、そのデジタル信号を記憶・処理し、元のアナログ信号の解析をする

などの測定技術を指している。

5. アナログ・デジタル混在ICに要求されるテスト技術

一般的にテスト(特性評価)は、ICが開発段階か、試作段階か、量産段階かによって、その内容や考え方が異なる。

開発段階では、ICが設計者の意図どおり機能を満足するかどうかを検証することが第一の目的である。この段階では、①ICの設計の適否、②製造プロセスの適、不適、③テストパターン、テスト仕様の過不足、④テスト治具、テストプログラムの良否。

試作段階では、ICの特性評価のために、⑤動作範囲、各種パラメータの分布、温度特性などを多数のサンプルについて評価し、量産移行可否の確認を行う。

量産段階では、適切なマージンと故障検出率をもつ効率的なテストプログラムが設定される。この段階でのテストは、⑥製造プロセスでの不良の検出に重点がおかれる。一般的には、開発段階の評価は、設計評価用の高精度測定器で行われ、量産時には、その内容を量産用テストで再現させてテストを行う。

基本的には、アナログ・デジタル混在ICのテストにおいても同様なことがいえるが、混在ICには下記の特徴がある。

- (1) 高精度、多機能、多ピン化の傾向が強い。
- (2) 評価設備の価格、評価作業時間の増大などの理由により開発評価そのものに時間とコストがかかる。
- (3) 回路の構成上、CADの有効活用が容易な部分と困難な部分が混在する(シミュレーションによる評価が不完全となる。)

したがって、設計段階での評価にこれまで以上の時間と労力を必要とするが、一方で製品寿命の短命化と相まって、開発工期短縮への要求も強い。このような状況から、設計段階の評価が十分とはいえないまま、開発段階から量産テストでの評価を行わざるを得ない場合がある。結果として、これまで以上にテスト技術(評価技術)の負担が増大する傾向にある。上記の特徴から発生するテスト技術への要求については、テスト機能への要求の章で改めて述べることにして、ここでは下記の事項について簡単に述べる。

(1) テスト容易化設計

テスト容易化設計とは、一般にICチップのテストが容易に実行可能であるようにするための手段(テスト用回路の追加、テスト端子




図1. テストコストの構成要素

表 2. アナログ・デジタル混在ICテストへの要求

要求項目	実現のための機能	評価パラメータ
1. 多ピン化対応	マトリクス、電源 パーピンメジャソース	ピンカウント数 電源仕様
2. リニヤ・デジタル混在デバイス対応	デジタルパターン発生 デジタル信号処理技術 (DSP)	周波数、ピンカウント数、入出力レベル 用途、拡張性
3. 高速化	テストシステム ハード ウェア設定速度 コンピュータ制御速度 マルチプレックス機能 並列測定機能	各ハードウェアのセトリングタイム、制御方法 分散制御、ホストシステムとの機能 分担 マルチステーション数 並列処理方法
4. 高精度化	高分解能 低システムノイズ	キャリブレーション システム 明確な定義に従ったノイズ値の評価
5. 汎用化	オプション充実 測定対象デバイス 開発～量産一貫システム 必要なテスト周辺回路規模	オプション機能 汎用性規模 テストパッケージ開発の一貫性 回路規模の縮小

の追加など)を設計段階で実施しておくことと定義されている。したがって、厳密にはテスト技術というより、設計技術である。しかしながら、テストに関する有効なノウハウを持つテスト技術者が、テスト方法の標準化、テスト時間最小化、テスト精度の向上などの立場から、より積極的に設計者へ働きかける必要があることを考えると、これからのテスト技術者の課題として取り扱うべき点であろう。

(2) 設計からテストまでの統合化された評価システム

回路規模の拡大と機能の拡張に伴い、ICの評価は難しくなってきた。すなわち、ICを構成する各機能ブロックが、所期の動作をしているかどうかを検証する機能テストも容易でない。ましてや、IC全体の機能の評価は、困難になる一方である。このような状況下で開発工期の短縮要求も満足しなければならない。したがって、設計評価ツールと量産テストは、評価方法(=テスト方法)、評価プログラム(=テストプログラム)の記述、評価データ(=テスト結果)などについて、一貫システムとして統合化の方が効率の良いものとなることは、容易に推測できる。

(3) テストコスト低減要求への対応

一般的に製品コストの10~30%を占めると言われているテストコストは、量産ラインでの設備費、人件費が大半を占める。このテストコストの構成要素を図1に示すが、最近の少量多品種生産体制においては、テスト開発費の占める割合は大きく、テスト開発費であるテスト治具コスト、テストプログラム作成コスト、テストパターン作成コストなどについての低減の努力も忘れてはならない。

6. アナログ・デジタル混在ICテストへの要求

表2に、テストへの要求内容を一覧表で示す。

7. 当社のアナログ・デジタルテスト技術

以上述べたように、一口にアナログ・デジタル混在ICといっても、性能、機能の充実、拡大に伴う用途の広がりを予測することは困難である。テストの立場からみると、ICを構成する各機能ブロックごとに、その動作を確認するテスト方法を標準化することは可能である。また、CADデータの有効活用も可能であるが、ICをそれが用いられる装置に組み込んで動作させて機能を確認することを要求されるならば、アナログ信号発生、デジタルパターン発生は個々の品種ごとに必要となり、その開発工数はとどまることなく増加していく。正にこの点にアナログ・デジタル混在ICのテストの困難

さがあるわけである。

ここで、現状の当社ICの製品系列を見ると、各々独立したアナログ・デジタル混在ICの方が現時点ではまだ多い。そして、これらのICのテストにまず対処を迫られているのが現状であろう。したがって、この章では、当社のテスト技術として、テストの標準化と、当社が開発中のアナログ・デジタル混在ICを主目的としたテストシステムMTX1を紹介する。

7.1 テストの標準化

テストの標準化の実手順は次のとおりである。

- (1) 同一回路機能、あるいは類似機能を持った回路ブロックのテスト方法を標準化する。具体的には、入力信号、出力信号の波形、周波数、レベルなどについて標準的な条件、パラメータを準備し、その中からテスト仕様作成者(一般的には回路設計者)が選択することを原則としている。
- (2) テスト方法の標準化により、テストを実施する場合に必要なテスト周辺回路(外付け回路、テストとのインタフェース回路など)を下記手順で標準化する。
 - (a) テスト周辺回路を入出力信号経路の選択に自由度をもたせたファミリーボードと、ICの動作を可能とするために必要な外付け部品で構成するソケット・アダプタ・ボードに分類する。
 - (b) ファミリーボードの信号経路上には、図2に示すように、各々の信号処理回路をソケットで着脱可能な形式で挿入して必要な信号処理が可能な構成としている。
 - (c) 各々の信号処理回路を、減衰器、増幅器、フィルタ、復調器などの機能ごとにモジュール化して準備する。
 - (d) テスト方法の指定どおりに、ファミリーボードで入出力信号経路を設定し、その経路に必要な信号処理モジュールを挿入する。
- (3) 上記、テスト方法、テスト周辺回路の標準化に基づき、テストプログラム記述を標準化する。

一見極めて、常識的で何の変哲もないことであるが、この結果得られる効果は下記に示すとおり、テスト開発効率、テスト品質向上などの面で非常に大きい。

- (a) テスト方法を回路設計の初心者にも理解しやすい形で提供することが可能となり、テスト容易化設計の基準を作成し得る。
- (b) IC規模の拡大とともに、高機能、多機能化を余儀なくされているテストに対して、機能面での限定(必要機能の絞り込み)が可能となり、低価格テストの実現が可能となる。
- (c) テスト周辺回路、テストプログラムのデバッグが容易となり、テスト品質の向上が可能となる。
- (d) 少量多品種生産が一般的とはいえ、多量生産システムに採用されたICは、生産数量の変動も激しい。したがって、異機種テスト間での移し替えを容易にしておくことで、テストごとの稼働率を平準化することが可能で、生産コストの上昇を抑えられる。
- (e) テスト方法の標準化、周辺回路の標準化、テストプログラムの標準化が進むことで、設計者が意図するICのテスト仕様書から、直接テストプログラムの自動生成が可能となる。

以上、述べたようにテストの標準化の波及効果は、非常に大きい。特に、テストプログラムの自動生成は、我々テスト技術者の夢であり、その実現に可能性を見出す方法としては重要なものである。図3に、現在開発中(一部実用化済み)のテストプログラムの自動生成システムについて説明する。

7.2 MTX1テスト仕様




図 2. 標準ファミリーボード

表 3 に、開発中のテスト仕様を簡単に説明する。現在基本的なテスト機能の評価は、ほぼ完了し満足な結果を得ている。

8. 今後の課題

今後の課題としては、混在ICのテストについては、テストの標準化とCADの有効利用が大きな項目として上げられる。また、本当の意味での混在ICのテストについては、現状では不明確な部分が多い。テストとしては、テラダイン社のA500、LTX社のHI-Tなどが

発表されている。しかしながら、高性能テスト=高価格の感は免れない。当面の対応策としては、テスト容易化設計を進め、従来機能テストの改善可能な範囲で対処可能となるべく努力することである。したがって、ここでは今後の課題としてCADデータの有効活用についての問題点を多少述べる。

IC設計にCADシステムが本格的に利用され始めると、テスト技術としても、アナログ回路、デジタル回路のいかに問わず設計時の回路情報、評価結果(シミュレーション結果)からテストに関連




図3. テストプログラム自動生成システム

表3. MTX1 テスタ仕様

項目	仕様	項目	仕様
1 コストパフォーマンス	テスタ価格/テスト時間 =従来比×5	2 テスタ機能向上	
(1) テスタ価格		(1) 多ピン化対応	P,P,V/IをMATRIX方式と同等以下の価格で実現
(2) テスタ運用コスト		(2) アナ・デジ混在	CKOCK RATE=10MHz,多ピン化 DSP技術
(a) テスタ治具コスト		(3) 高速化	1-(2)-(d) テスト時間短縮と同等
(b) プログラム開発コスト	プログラムの高級言語化 プログラム自動生成	(4) 高精度化	システム雑音低減 P,P,V/I 14 BIT 精度
(c) ファンクション パターン作成コスト	パターン作成機能の充実 CAD論理シミュレーション データの活用	(5) 汎用化 (オプション機能拡張)	オプション機能の適正化 による原低
(d) 量産テストコスト		(6) 新測定機能充実	
・セットアップ効率	セットアップ手順のマクロ 命令化による効率改善	3 テスタネット・ワーキング	
・テスト時間短縮	テスタCPU速度改善 P,P,V/Iの適用 並列測定	(1) 生産管理システム	
(e) データ処理・解析コスト	セットアップ手順簡略化 テスト時間による影響なし	(2) テスタプログラム 自動生成	会話入力による製品検査 規格表作成 規格表からテストプログラム への自動変換
(f) その他	故障率 1回/年 補修費 (時間×コスト) =1/10		

する情報をできるだけ多く得たいと考えている。しかしながら、従来CADシステムは、回路シミュレーション、パターン設計など、アナログ回路よりデジタル回路が先行して開発されてきた。したがって、混在ICのテストに有効な情報として、CADからデータを得ることはまだそれほど容易ではないが、テスト技術者、回路設計技術者、CADシステム技術者の三者が相互理解を深めることによって、更に改良を進める必要がある。要は現状では使いにくいという意識を捨てて、使える部分を有効に、使いにくい部分はどうか改善すべきかを考える姿勢で対処することが真に必要なことである。現実に実用化されている論理シミュレーション・データからデジタルパターンを作成するシステムにおいても、テストの立場からみると以下の問題点がある。しかしそれでもなお、テストにとって、パターン作成効率の改善効果は非常に大きいことは否定できない。

- (1) 設計者が必要とするシミュレーションは、回路機能ブロックごとと分離して実行されるのが一般的であり、ICの入出力端子に対してのシミュレーションは必ずしも実行されない。したがって、テストパターン発生のためのシミュレーションは、別作業となることが多い。
- (2) テスタは、本来、コストと不良検出率とのバランスに基づくものであるが、現状では、不良検出率を予測することが困難である(テ

スタ効率を考えたテストパターンの生成は、現状のCADシステムでは容易ではない。)

9. むすび

テスト方法の標準化は、テスト技術の基本となる重要な技術であり、MTX1 テスタの仕様もテストの基本構成を確立するものである。これら基本技術を基に、アナログ・デジタル混在ICに必要なかつ十分なテスト技術とは何であるかを冷静に判断したい。

参考文献

- (1) 堀江ほか：民生用アナログLSIの集積度を高める，日経エレクトロニクス (1982-3-29)
- (2) 晴山ほか：アナログ・デジタル混在LSIに威力を発揮するMOSアナログ回路技術，日経エレクトロニクス (1980-10-27)
- (3) 今井ほか：デジタルシグナルプロセッサを使いこなすために，エレクトロニクス (昭61-5)
- (4) 山口：LSI試験コスト，電子通信学会誌，107巻3号
- (5) 尾方：リニヤIC用テスタ，電子材料 (1988別冊)
- (6) テラライン A500 システム仕様書

LSIプロセス信頼性評価システム

三橋順一*
松川隆行**

1. ま え が き

LSIの高密度化、大容量化は、微細加工技術の発展とあいまって、この10年間で急速に進んできている。その先駆的役割を果たしているダイナミック(D)RAMをみると、3年で4倍というペースで集積度が高まり、現在ではサブミクロン寸法を持つ4M更には16M DRAMが開発されている。また、このような微細化は、LSIの高集積化、高性能化を実現するが、反面素子内部の高電界化、高電流密度化をもたらす。このことは、素子の信頼性上に種々の重大な問題を引き起こす結果となる。

しかも、デバイスの複雑化、高機能化は、その内部素子すべてについての信頼性検証を困難にするばかりか不良箇所の同定さえも難しくしている。したがって、製品のなかに信頼性を作り込むいわゆるBuilt-in ReliabilityがますますLSIの高信頼度化に要求されることとなる。そのために、LSIを構成している要素素子を単体レベルに分離し、これらの評価用単体素子群(TEG: Test Element Group)を用いて十分に信頼性を評価することが必ず(須)である。これらの個別プロセスを迅速かつ正確に評価解析することが、最終製品で高信頼性を得るのに最も効率的であるといえる。このことは、今後更に微細化が進むメモリデバイス開発においても、またセルベース設計に基づいたASIC開発においても重要となってくる。

本稿では、TEG内容の一部を紹介するとともに、それらを効率的かつ高精度に評価するために開発した信頼性評価システムについて評価結果を交えながら述べる。

2. 評価システム概略

正確な信頼性データを長時間にわたって取り続けるためには、人手に頼らず、コンピュータによる統計的なデータ収集及び解析を行う必要がある。この要求を満たすシステムとして、次のような特長を持つ信頼性評価システムを開発した。

- (1) 1台のCPU(512Kバイト)で複数の個別プロセス評価プログラムが実行できる。
- (2) 加速エージング試験中の試料は、すべてその試験温度において自動的に測定が行われる。同時に最大250個の試料が測定可能である。
- (3) 加速エージング試験条件や特性測定条件の設定は、すべてCRTから行え、試験途中でも変更可能である。
- (4) 試験槽内の環境条件は、常にCPUによって管理されている。
- (5) 評価結果はすべて50Mバイトのディスク上ファイルに書き込まれているため、随時読み出してグラフや表として出力することができる。また、各種の統計的処理を施して表示することも可能である。
- (6) 各測定プログラムは、サブプログラム化されており、個々のタイムテーブルに従って自動的に実行される。そのために、このシステムは拡張性に富み、また保守性も高い。

2.1 システム構成



図1. 主な信頼性評価項目と評価サブシステム

このシステムは図1に示すように、LSIの個別プロセスの信頼性評価項目に対応した種々のサブシステムから構成されている。各サブシステムは、エージングストレス印加ユニット、特性測定ユニットと環境をコントロールされた試験槽から成り立っている。すべてのサブシステムは、1台のCPUによって制御されており、それらの測定プログラムはマルチタスクで実行されている。したがって、通常20本以上のプログラムがシステムによって管理されている。しかし、そのうち多くの測定プログラムは、エージング中にはシステムによってドーマント状態におかれ、エージング期間が終了する時点で実行されるようにタイムテーブルにスケジュールされる。エージング時間が100時間未満は、エージング期間を細分化し細かくデータを取るが、それ以降2,000時間までは24時間のエージング期間が設定され、毎日1回の測定が実行される。測定に必要なデータは、すべてディスクファイル上に格納されており、すべての測定プログラムはそのデータを参照して測定を行うとともに、測定終了後は同ファイルに格納されているエージングストレス条件に従って再度ストレスを印加する。次に図1に示したサブシステムのうち、主なものについて簡単な説明を加える。

(1) 試験槽管理モニタ



図2. 評価システムの外観（コントローラ部分）

一定時間ごとに管理プログラムが実行され、常時試験槽の状態がモニタされている。

(2) ホットキャリア効果

-60°Cまでの低温通電エージングにより、MOSトランジスタのしきい値電圧 (V_{th}) のシフト及び相互コンダクタンス (G_m) の劣化を測定する。基板電流、ゲート電流も測定される。

(3) 誘電体膜の経時破壊 (TDDB: Time Dependent Dielectric Breakdown)

破壊電界以下の一定電界下での誘電体膜の破壊を測定する。

(4) トランジスタの高温安定性

250°Cまでの高温におけるトランジスタの V_{th} , G_m の劣化を測定する。

(5) エレクトロマイグレーション

高温 (150~250°C) 通電エージングによるアルミニウム配線の断線及び抵抗値変化を測定する。

(6) アルミニウム腐食

通電不飽和型PCT (Pressure Cooker Test) による配線の電食状態をその抵抗値変化と線間リーク電流値増大により評価する。図2にこのシステムの外観の一部(コントローラ部分)を示す。

2.2 サブシステムとソフトウェア構成

サブシステムの構成は、どのシステムにおいてもほぼ同様であるので、一例としてホットキャリア効果評価用のサブシステムのブロックダイアグラムを図3に示す。このサブシステムは、前節で述べたように低温でのエージングに伴うMOSトランジスタの特性劣化を時間の関数として測定するものである。最大250個の試料が一度に評価できるように設計されている。なお、ストレス印加と特性測定との切替え及び被測定試料の選択は、高絶縁性リレーを採用した当社独自のリリースキャナによって行われる。




図3. ホットキャリア効果評価サブシステムのブロックダイアグラム




図4. ホットキャリア効果評価サブシステムのソフトウェア構成

次に、このサブシステムのソフトウェア構成を図4に示す。測定条件並びにストレス条件は、メインプログラムによりあらかじめCRTから入力され、条件ファイルに格納されている。サブプログラムは、このファイルの内容を参照して条件を設定したうえで、個々の測定サブプログラムを起動させ、トランジスタの諸特性を測定する。なお、このファイルはオペレータが条件を確認したり、途中で変更したりする場合に便利のようにアスキーファイルとしている。測定が終了すると、サブプログラムは次の測定時刻を計算し、それをスケジュールファイルに格納するとともに、再びエージングストレスを印加する。コンピュータのシステムは、スケジュールされた時刻になるとサブプログラムを起動する。これによりストレス印加が中断され、測定が開始される。この基本サイクルを繰り返すことにより、データを蓄積する。測定されたデータは、すべてデータファイルに格納される。

2.3 データ出力形式

このシステムは、多くのデータ出力形式を備えており、評価内容により最も適したものを選択することができる。主な出力形式としては、両対数、片対数表示をはじめ、ワイブル分布、正規分布、対数正規分布などが扱える。適合した分布を選択すると、その分布の確率紙が自動的に描かれる。また、累積ハザード関数値を用いてワイブル型ハザード紙も描ける。ここでは、両対数グラフ出力プログラムを用いて、ホットキャリア効果によるMOSトランジスタの V_{th} シフトの様子を図5に示す⁽¹⁾。このグラフは良い直線性を示し、 V_{th} シフト量 (ΔV_{th}) がエージング時間 t に対して次の関係を持つことが分かる。

$$\Delta V_{th} = A \cdot t^n \dots\dots\dots(1)$$

ここに $n=1.8\sim 3.3$ A : 定数

このように直線性のよいデータが得られるのは、外乱を受けるこ




図5. 低温エージングによるMOSトランジスタの V_{th} シフト




図6. SiO_2 膜キャパシタにおけるTDDB特性のワイブルプロット (膜厚 17.7nm) キャパシタ面積Sがパラメータ

となく安定して高精度な測定ができる自動評価システムの特長といえる。

他の出力例として、薄いSiO₂膜のTDDB特性をワイブル確率紙上に描いたグラフを図6に示す⁽²⁾。これは17.7nm膜厚のSiO₂を持つ面積(S)の異なる3種類のキャパシタに、7 MV/cmの定電界を印加し続けたときの同キャパシタの経時破壊特性である。このグラフのように、異なるデータを1枚の確率紙上に描いたり、又は複数のデータファイルの内容を加え合わせて1本のグラフを描いたりすることが可能である。また、CRT上のカーソルを用いて、グラフ上に直線を引き、ワイブル分布のパラメータ m (形状) 及び t_0 (尺度) を自動的に求めることもできる。この例の場合は $m=0.18$ が得られる。さらに、これらの値を用いて特性寿命 $\lambda(t)$ を次式

$$\lambda(t) = (m/t_0) \times t^{m-1} \dots\dots\dots(2)$$

から時間 t の関数として描くことも可能である。

3. TEGパターン例

実デバイスにおける信頼性上の潜在的問題点をTEGパターンの評価により早期に顕在化させ、プロセス又は設計へフィードバックすることは、Built-in Reliabilityを達成するために最も重要である。このため、TEG設計においては、評価内容を十分に検討し、その構造をよく吟味する必要がある。TEG評価は、複雑な実デバイスでは十分な加速評価ができない場合特に有効であり、単独の故障モードのみを発生させることができ、その劣化現象の定量的な把握を容易にする。したがって、今後更にLSIが高集積化、高性能化するにつれTEG評価の重要性は高まる。図7に代表的なTEGパターンのチップ写真を示す。このなかには、個別プロセスの信頼性評価に適するように設計された各種のTEGが作られている。その主なTEGパターンの内容を示す。

- (1) 種々の寸法、構造を持つ単体MOSトランジスタ
- (2) エレクトロマイグレーション評価のためのアルミニウム (Al) 配線群
- (3) コンタクト抵抗劣化評価のためのAl配線-接合層の鎖パターン
- (4) 種々の面積を持つMOSキャパシタ群
- (5) Al配線スライドを評価するための専用パターン
- (6) ピエゾ抵抗効果を利用したチップ表面の応力分布測定用パターン

これらのほかにも統計的な評価をするために、実デバイスのチップサイズと同程度の面積と段差部を持つ巨大なキャパシタ構造やチップ内の総配線長に匹敵するほどの長さを持つ超ロングAl配線なども用意されている。

また、個別プロセス、個別要素素子(TEG)を組み合わせるとき、すなわちLSI化したときにだけ現れる問題点を早期に抽出するために、小規模のモニタLSIが用いられる。これは、現在開発中の4M




図7. TEGパターンの一例

DRAMを例にとれば、一世代前で特性が十分に把握されている1M DRAMがモニタLSIすなわち広義でのTEGとなる。

4. TEG信頼性評価法の特長と評価例

このシステムの主に構成上の特長については前章で述べたが、TEG評価における評価手法上の特長点を評価例について説明する。

4.1 ウェーハレベル信頼性評価

ウェーハ状態での信頼性評価は、評価期間の短縮という観点から重要なポイントである。特にこの手法を確立することにより、インライン評価としての信頼性評価も可能となる。ウェーハレベル信頼性評価で最も問題となるのはプロービングボードである。当社では、図8に示すような230本のタングステン針を持ち、150°Cでの連続使用が可能なプロービングボードを開発し、高温下における誘電体薄膜のTDDB評価に活用している⁽³⁾。特に潜在欠陥のスクリーニング条件やバーンイン条件を求めるための基本データが、非常に効率的に得られている。また、ウェーハ内分布の観察が可能で、ウェーハ内の特定チップを選択して詳細な特性解析を行うことができるのもウェーハレベル評価の利点の一つである。

このサブシステムを用いて、2 mm²の面積で構造が異なる3種類のキャパシタのTDDB特性を評価した結果を図9に示す⁽²⁾。破線がSiO₂膜の結果であり、実線がSiO₂/Si₃N₄積層構造の特性を示している。特長的なことは、図から分かるようにSiO₂単層膜において現れている偶発故障領域が、積層構造においては存在しないということである。しかも、2層構造では界面準位の成生が多く、いわゆるイントリンシックな破壊寿命が、SiO₂膜に比べて短くなるという欠点があり、SiO₂膜と同等の寿命を得るためには、SiO₂/Si₃N₄/SiO₂の3層構造とする必要があることが分かる。TDDB特性を大きく改善しているのは中間層のSi₃N₄膜であり、この膜がSiO₂膜中の潜在欠陥(ウィークスポット)を埋め、電界集中を緩和して偶発故障を低減していると考えられる。実デバイスの信頼性で重要なのは、偶




図8. ウェーハレベルTDDB特性評価用プローブカード




図9. SiO₂膜とSiO₂/Si₃N₄積層構造膜のTDDB特性

(膜厚は酸化膜換算でいずれも16nm)




図10. ホットキャリア効果に対するダイナミックストレスの影響

発故障領域での不良を低減することであるから、上記積層構造は高信頼度デバイスを実現するための誘電体膜であるといえる。現在、エレクトロマイグレーション評価においても、ウェーハレベル評価を導入し検討している段階である。

4.2 ダイナミックストレス印加

従来TEGを用いた信頼性評価においては、エージングストレスとしてDC (スタティック) ストレスを印加する機会が多い。しかし、実際の実デバイスでは、当然内部素子にはパルスが印加されるわけで、ダイナミック (AC) ストレスを印加する方がより実デバイスに近い形であるといえる。この要請から、このシステムではダイナミックストレスを併用しているのが一つの特長である。現在、ACストレスを印加しているサブシステムは、エレクトロマイグレーション評価、誘電体膜のTDDB評価、ホットキャリア効果の評価などである。デバイスの劣化特性が、その印加ストレスの種類 (ACかDCか) によってどのように異なるかを十分に検討することが、実デバイスにおける寿命予測上も重要である。

ACストレス又はDCストレスのどちらが特性劣化に対して厳しいかは、信頼性評価項目によって異なる。ACストレスの場合は、そのデューティサイクル (R) を考慮して、全ストレス印加時間 (T) ではなく、実際にストレスが印加されている時間 $R \cdot T$ で素子の寿命を評価することとし、DCとACそれぞれのストレスにおける寿命を τ_s 、 τ_d と表す。エレクトロマイグレーションの場合には一般的に $\tau_s < \tau_d$ であり、誘電体膜のTDDB特性の場合には、 $\tau_s \leq \tau_d$ であるが、その程度はダイナミックストレスの周波数、立ち上がり速度などにより異なる。一方、ホットキャリア効果に関しては、 $\tau_s > \tau_d$ の傾向があるといわれているが、これはデューティサイクルの取り方により異なる。図10(a)に示すような回路で、単体トランジスタをエージングすると同図(b)のような基板電流 (I_{sub}) 波形が得られる。この I_{sub} の積分値すなわち基板を流れた総電荷量とDCストレス時の同電荷量の比でデューティサイクル R を定義し、この R に対して τ_d / τ_s の値をプロットすると図10(c)に示すように傾き45°の直線になる。すなわち、前述のように I_{sub} デューティで考えると $\tau_s \approx \tau_d$ となることが分かる。

4.3 特性値の連続モニタリング

このシステムでは、最大2,000時間にわたって連続して電気特性が評価されているため、その途中で発生する回復性の故障も見逃すことなくモニタすることができる。また、摩耗故障に至る前段階として現れてくる微小な特性値変動もとらえることができる。例えば、Al配線の腐食による断線の前段階として、水分浸透による配線間リーク電流値の増大が起こる。断線までの寿命とリーク電流値増大との間にはある関係が存在するので、リーク電流値の常時モニタによ




図11. エレクトロマイグレーション評価における抵抗値変化

りAl配線の腐食断線を早期に予測することが可能となる。

図11にエレクトロマイグレーション評価におけるAl配線の抵抗値変化の様子を示している。同配線下にバリアメタルとしてチタンナイトライド (TiN) 膜を形成することにより、配線の速断はなくなり、抵抗値が徐々に増大していきデバイスとしては有利であるといえる。また、バリアメタルは、配線寿命のばらつきを抑える効果が大きいことが分かる。

5. むすび

高信頼度デバイスを実現するために、個別プロセス評価用のTEGを用いたプロセス信頼性評価システムを構築した。このシステムは、完全にコンピュータ制御され、すべての信頼性データが自動的に収集される。しかも、人手を介さないため、非常に安定して高精度なデータが得られる。また、このシステムは、サブプログラム化されているため拡張性に富み、かつ保守性も高い。今後更に、TEGパターンを充実し評価システムの機能を高めることによって、LSIにおけるBuilt-in Reliabilityの達成を目指していく。

参考文献

- (1) J.Mitsubishi et al. : Proc.Int.Electron Device Meeting., p.386 (1986)
- (2) J.Mitsubishi et al. : Extended Abstracts of 17th Conf.on Solid State Devices and Materials, p.267 (1985)
- (3) J.Mitsubishi et al. : Proceedings of 25th Int. Reliability Phys. Symp., p.60 (1987)

赤外線暗視装置用姿勢制御装置

下村寛士* 網谷久夫* 浅野 寛*

1. ま え が き

テレビカメラなどの撮像装置を移動体(車両, 船舶, 航空機など)に搭載した場合, 移動体が動揺するために, 画像も動揺してしまう。この問題点を解決する装置として, 姿勢制御装置がある。これは, 移動体の動揺にかかわらず, 制御対象の姿勢を慣性空間で安定に保つ装置である。一般に, この機能は, 空間安定化機能, 又は動揺修正機能と呼ばれる。

このほど, 人工衛星の分野で長年の間培ってきた姿勢制御技術を応用して, 赤外線暗視装置(赤外線テレビカメラ)用の姿勢制御装置を開発し, 製品化した。


この論文では, 2種類の代表的な空間安定化方式とその特長, 並びにそれぞれの方式の船舶への適用である2種類の三軸姿勢制御装置の原理, 構成及び性能を紹介する。この2種類の姿勢制御装置は, いずれも海上保安庁に納入済みのものである。

2. 空間安定化方式と特長


移動体の動揺に対して制御対象を空間で安定化させるためには, センサとして, 慣性空間で角速度を検出するジャイロ(Gyroscope)を用いるのが一般的である。空間安定化の方式には, このセンサを取り付ける位置により, ストラップダウン(Strap-Down)方式⁽¹⁾とステープル プラットフォーム(Stable-Platform)方式⁽²⁾がある。

(1) ストラップダウン方式

ストラップダウン方式では, ジャイロは, 移動体に直接取り付け



(a) ストラップダウン方式



(b) ステープル プラットフォーム方式

図1. 空間安定化の2方式

られる。この方式は, このジャイロからの信号を用いて, 慣性座標系と移動体に固定された座標系との間の座標変換を行い, 制御対象の姿勢を慣性空間で安定に制御する方式である。図1(a)に, その原理図を示す。

(2) ステープル プラットフォーム方式

ステープル プラットフォーム方式では, ジャイロは, 制御対象に直接取り付けられる。この方式は, このジャイロからの信号をフィードバック信号として用いて閉ループ系を構成し, 制御対象を慣性空間で安定に制御する方式である。図1(b)に, その原理図を示す。

(3) 特長

ストラップダウン方式は, 構造は簡単であるが, 計算機での演算が必要であるため, 回路が複雑になる。一方, ステープル プラットフォーム方式は, 機器の構造は複雑であるが, 回路は簡単であり, 精度の面でもストラップダウン方式より優れている。

表1に, 上記2種類の空間安定化方式の特長の比較を示す。いずれの方式を採用するかは, コスト, 精度などの要求仕様によるが, 移動体(車両, 船舶, 航空機など)側にジャイロが既設されているかどうかにもよる。次章以下に, それぞれの方式を適用した2種類の姿勢制御装置の原理, 構成及び性能を, 海上保安庁の巡視船に搭載した実例に基づいて紹介する。

3. ストラップダウン型姿勢制御装置

3.1 構成及び機能

図2(a), (b)及び(c)に, ストラップダウン型姿勢制御装置の駆動機

表1. 空間安定化方式の特長の比較

項目	ストラップダウン式	ステープル プラットフォーム方式
空間安定化精度	移動体の姿勢角(動揺角)を座標変換するため, 計算誤差, 無駄時間の発生などによる精度の劣下がある。	制御対象そのものにジャイロを搭載するため, 空間安定化精度は, ストラップダウン方式より優れている。
機構構成の容易性	機構部の構成は比較的容易である。	ジャイロを搭載することから, スペース的な制約が生じる場合がある。
付属回路	座標変換を行うための高速プロセッサが必要である。	ジャイロのデモジュレータ回路やキャプチャループ回路が必要となる。
慣性センサ	移動体に搭載。ダイナミックレンジ:大, 精度:中	機構部に搭載。ダイナミックレンジ:小, 精度:高
コスト	高速プロセッサのコストが必要。移動体自身にもともとジャイロを持たない場合は, 付加ジャイロのコストも必要。	ジャイロ自体が非常に高価であり, 精度を上げるほどコストがかさむ。
総合評価	コストは安い, 姿勢制御装置単体としての完結性は失われる。機構部にジャイロが搭載できない場合や, 移動体にジャイロを搭載している場合に, 精度を若干犠牲にして採用する。複数の姿勢制御装置を同一移動体に搭載する場合には, コスト的メリットは大である。	高価なジャイロを搭載するためにコストは高いが, 姿勢制御装置としての完結性を持っている。比較的簡単に良好な精度が得られるが, ジャイロの寿命やドリフトなどの問題も考慮する必要がある。




図 2. ストラップダウン型姿勢制御装置




図 3. ストラップダウン型姿勢制御装置の機能構成図

構部、制御部及び操作部の外観写真をそれぞれ示す。

図 3 に、この装置の機能構成図を示す。以下、各部の機能の概要を説明する。

(1) 操作部又は制御部制御パネルで設定された指令信号（慣性空間での指向方向指令）は、制御部の座標変換部へ入力される。

(2) 座標変換部には、船のバーチカルジャイロ及びコースジャイロからのジャイロ信号が、シンクロ/デジタル変換器 (S/D) でデ

ジタル化された後、ロール、ピッチ、ヨーの動揺を検出するジャイロからの船体動揺信号として入力される。

(3) 一方、駆動機構部のシンクロ発信機 (CX) からは、旋回、ふきょう（俯仰）及び直交俯仰の各軸の軸角度信号が、S/D を経由して座標変換部へ入力される。

(4) 座標変換部は、ジャイロ信号及び軸角度信号を用いて、指令信号の座標変換演算を行い、駆動機構部各軸の目標となるべき角度を

算出する。

(5) 目標角出力と、駆動機構部からの軸角度シンクロ信号出力との偏差は、デジタル/アナログ変換器(D/A)でアナログ信号に変換された後、サーボ増幅器に入力され、モータを駆動する。

(6) 以上により、駆動機構部の各軸は、常に慣性空間で所望の角度になるように制御される。すなわち、搭載された暗視装置は、船体の動揺にかかわらず姿勢が安定に制御され、動揺や回転の生じない安定な画像を提供することができる。

制御部のハードウェアの心臓部は、メインCPU(16ビット)と専用CPU(16ビット デジタル シグナル プロセッサ)を用いたマルチCPUシステムで構成され、高速で高精度の制御を可能にしている。

メインCPUは、外部ハードウェアとのインタフェース、サーボ演算処理、パネル面制御、自己診断処理及び専用CPUのコントロール機能を分担している。

一方、専用CPUは、座標変換演算のみを専用的に分担している。このために、高速で高精度の座標変換処理が可能になっている。この結果、高い空間安定化性能が実現されている。

3.2 空間安定化の原理

3.2.1 軸構成と回転角

図4に、この装置の軸構成と回転角を示す。船体動揺に対する視軸線の修正及び目標指向は、旋回・俯仰の二軸の回転によって行われる。さらに、直交俯仰軸の回転によって、テレビカメラの水平が保たれる。

3.2.2 指令信号と空間安定化制御

カメラを目標点Tに指向させる指令角度(旋回(Az), 俯仰(EL))は、カメラ中心、カメラ中心を含む水平面及び船首方向を基準とする水平面(慣性)座標系F_A(0 x_A y_A z_A座標系)での目標点Tの座標(T_{x_A}, T_{y_A}, T_{z_A})で与えられる。カメラ中心、甲板面に平行でカメラ中心を含む平面及び船首方向を基準とする船に固定の甲板面座標系F_B(0 x_B y_B z_B座標系)は、船の動揺(ロール, ピッチ, ヨー)によって慣性座標系F_Aの各軸がカメラ中心0の回りにそれぞれR, P, Yだけ回転したものである。甲板面座標系F_Bでの目標点Tの座標(T_{x_B}, T_{y_B}, T_{z_B})で表す。図5(a)にこれらの関係を示す。




図4. 姿勢制御装置駆動機構部の軸構成と回転角(ストラップダウン型)

一方、x_c軸が目標点Tとカメラ中心0を結ぶ視準線と一致するカメラ面座標系F_C(0 x_c y_c z_c座標系)を定義する。カメラ面座標系F_Cは、図4に示すように、甲板面座標系F_Bの各軸を駆動機構部の各軸の回りにそれぞれ、χ, γ, θだけ回転したものである。カメラ面座標系F_Cでの目標点Tの座標を(T_{x_c}, T_{y_c}, T_{z_c})とする。図5(b)にこの関係を示す。


以上の関係を座標変換マトリクスを用いて表すと次のような式となる。

$$\begin{pmatrix} T_{x_B} \\ T_{y_B} \\ T_{z_B} \end{pmatrix} = [R] \cdot [P] \cdot [Y] \begin{pmatrix} T_{x_A} \\ T_{y_A} \\ T_{z_A} \end{pmatrix} \dots\dots\dots(1)$$

$$\begin{pmatrix} T_{x_C} \\ T_{y_C} \\ T_{z_C} \end{pmatrix} = [\chi] \cdot [\gamma] \cdot [\theta] \begin{pmatrix} T_{x_B} \\ T_{y_B} \\ T_{z_B} \end{pmatrix} \dots\dots\dots(2)$$

ここで、[R],[P],[Y]は、船の動揺角を要素とする3行3列の座標変換マトリクスであり、[χ],[γ],[θ]は、駆動機構各軸の回転角を要素とする3行3列の座標変換マトリクスである。

空間安定化制御を達成するためには、慣性座標系F_Aで表した目標座標(T_{x_A}, T_{y_A}, T_{z_A})を、Y, P, R及びθ, γ, χだけ座標回転



(a) 水平面座標系F_Aと甲板面座標系F_Bとの関係 (b) カメラ面座標系F_Cと甲板面座標系F_Bとの関係

図5. ストラップダウン型姿勢制御装置の座標系と角度

表 2. 主要性能

番号	項目	内容	備考
1	空間安定化精度	旋回軸：±0.3度以内 俯仰軸：±0.3度以内 直交俯仰軸：±0.5度以内 ただし基準ジャイロからの信号の誤差として最大±0.1度を見込んだ値	動揺条件：ロール角18度，周期 7.5秒又はピッチ角8度，周期 4.5秒のいずれかとする
2	旋回追従精度	±0.3度以内 ただし基準ジャイロからの信号の誤差として最大±0.1度を見込んだ値	旋回条件：ヨー角10度，周期10秒とする
3	動作角度範囲	旋回軸：±135度以上 俯仰軸：±40度以上 直交俯仰軸：±25度以上	
4	手動制御角速度範囲	0～6度/秒以上	
5	自動走査 (1)角度設定範囲 (2)角速度設定範囲	水平方位方向のみ ±3～90度以上 0.35～6度/秒以上	俯仰角は，±12度の範囲内において手動設定可能

を行い，カメラ面座標系 F_c で表した目標座標 (T_{xc}, T_{yc}, T_{zc}) に一致させればよい。この関係は，式(1)と式(2)を使って次式のように表される。

$$\begin{pmatrix} T_{xc} \\ T_{yc} \\ T_{zc} \end{pmatrix} = [\chi][\gamma][\theta][R][P][Y] \begin{pmatrix} T_{xA} \\ T_{yA} \\ T_{zA} \end{pmatrix} \dots\dots\dots(3)$$

座標変換部は，指令角に対応する目標位置座標 (T_{xA}, T_{yA}, T_{zA}) と，そのとき入力された船のジャイロ信号から得られる動揺角 (R, P, Y) 及びカメラ座標系 F_c での目標位置座標 (T_{xc}, T_{yc}, T_{zc}) とから，式(3)を用いて θ, γ, χ を演算する。この値は，駆動機構部各軸への角度指令となり，空間安定化制御を達成することができる。捕そく(捉)(ヨー修正)の場合は，慣性座標系 F_A における x_A 軸が，捕捉スイッチを押した瞬間の慣性空間での船首方向に固定されるだけで，その他の空間安定化の原理は同じである。

3.3 主要性能と空間安定化特性

表 2 に，この装置の主要性能を，図 6 に，洋上での空間安定化特性データをそれぞれ示す。図 7 に，海上保安庁の巡視船に搭載されたこの装置の運用情景を示す。

4. ステーブルプラットフォーム型姿勢制御装置

4.1 構成及び機能

図 8 (a), (b)及び(c)に，ステアブルプラットフォーム型姿勢制御装置の駆動機構部，制御部及び操作部の外観写真をそれぞれ示す。図 9 に，この装置の機能構成図を示す。この姿勢制御装置には，大別して“動修”(動揺修正の略)と“駆動”の二つのモードがある。動修モードは，DTG (Dynamically-Tuned-Gyro) ⁽²⁾をフィードバック用のセンサとして用いるモードである。このモードでは，搭載された暗視装置は，船体の動揺にかかわらず，視軸方向(二軸)及びその軸回りに空間安定化される。一方，駆動モードは，DTGを用いずに，レゾルバだけをフィードバック用のセンサとして用いるモードである。このモードでは，搭載された暗視装置は空間安定化されず，船体に対して相対的に駆動される。よって，このモードは，船




図 6. ストラップダウン型姿勢制御装置の空間安定化特性






図 7. ストラップダウン型姿勢制御装置の運用情景(津軽海峡沖)

体の動揺が比較的小さく，暗視装置の空間安定化が必要でない場合に用いられる。以下，動修モードについて，各部の機能の概要を図 9 を用いて説明する。


- (1) 操作部で設定された指令信号は，制御部に入力され，モード処理，駆動範囲制限などの処理を経て，角速度指令信号としてD/Aから出力される。
- (2) D/Aにおいて，アナログ量に変換された角速度指令信号と，DTGの検出した各軸の慣性空間での角速度を表す信号が，レート補償回路に入力される。この回路で，上述の二つの信号の偏差に対し，定常特性改善のためのPI補償(比例動作+積分動作)，及び駆動機構部の共振に対する安定化のための位相遅れ補償が施される。レート補償回路の出力は，電力増幅器に電流指令信号として入力され，電力増幅される。



(a) 駆動機構部 (動揺試験時)



(b) 制御部



(c) 操作部

図 8 . ステーブル プラットフォーム型姿勢制御装置




図 9 . ステーブル プラットフォーム型姿勢制御装置の機能構成図

(3) モータによって駆動される駆動機構部の各軸の慣性空間での角速度が、DTGによって検出される。

(4) 以上のように、DTGを用いて駆動機構部の各軸の慣性空間での角速度を検出し、フィードバックループを構成すれば、搭載された暗視装置の視軸方向及びその軸回りの回転を慣性空間で制御することができる。その結果、船体の動揺にかかわらず、動揺や回転の生じない安定な画像が得られる。

制御部のハードウェアは、座標変換の必要がないので、ストラップダウン方式と異なり、汎用の8ビットのCPUで十分である。

4.2 空間安定化の原理

4.2.1 軸構成とDTG

図10に、駆動機構部の軸構成を示す。軸構成は、ストラップダウン型とほぼ同様である。DTGは、通常のジャイロと異なり、直交する二軸の動きを単一で検出することができる。DTG単体は、等価の




図10. ステープル プラットフォーム型
姿勢制御装置駆動機構部の外観と軸構成




図11. ステープル プラットフォーム型
姿勢制御装置の空間安定化特性

にフリージャイロであり、本来、角度を検出するものである。しかしながら、その角度検出範囲が狭いために、フィードバックループを構成するリバランス回路を付加して、慣性空間での角速度を検出するセンサとして用いている。この装置では、三軸の角速度を検出

するために、二つのDTGが図10のように配置されている。動作角度によっては、旋回及び直交俯仰の二軸が俯仰軸と直交するDTGの二軸と平行でないために干渉の問題が生じるが、制御器の内部処理によってこの影響を除去している。

4.2.2 空間安定化制御

フィードバックループの機能は、フィードバックされるセンサ信号によって決定される。ステープル プラットフォーム方式では、DTGは、可動部（プラットフォーム）に設置され、可動部の慣性空間での角速度を検出する。よって、DTGを用いてフィードバックループを構成すれば、DTGの設置された可動部は、慣性空間で角速度制御される。すなわち、可動部は、動揺にかかわらず空間安定化される。なお、角速度制御に伴う可動部の微小な角度ずれは、ドリフト調整ボリュームによって調整される。

この装置では、直交する三軸の慣性空間に対する角速度を検出しているので、それぞれの出力を用いて独立な三つのフィードバックループを構成し、角速度制御を行えば、暗視装置の視軸方向及びその軸回りの回転の空間安定化が可能となる。

4.3 空間安定化特性

船の動揺を模擬する三軸（ヨー、ロール、ピッチ）の動揺台を用いて動揺試験を実施した。図11に、この試験による空間安定化特性データを示す。図8(a)は動揺試験の状況を示す写真で、暗視装置（本体右側）が空間安定化されていることがわかる。主要性能は、ストラップダウン型と同等である。

5. む す び

以上、二つの方式の赤外線暗視装置用姿勢制御装置の主な特長と構成を示した。この装置は、赤外線暗視装置の代わりに可視光撮像装置（通常のテレビカメラなど）を搭載することも可能である。また、この装置を用いれば、これらの撮像装置を車両、船舶などの移動体に設置した場合でも、動揺あるいは回転のない良好な画像が得られる。

ステープル プラットフォーム型姿勢制御装置に搭載の赤外線暗視装置は、当社で開発、製品化したもので、従来の赤外線暗視装置と比較して、その画質は著しく向上している。詳細については、参考文献⁽³⁾を参照されたい。

赤外線暗視装置及びこの姿勢制御装置は、社会のセキュリティ化の要請とともに、昼夜の監視・モニタ装置として、その需要が増大すると見込まれている。今後とも、多様な市場のニーズにこたえるべく、製品開発を行っていく所存である。

参 考 文 献

- (1) Schmidt, G.T., et al. : Strap-Down Inertial Systems, AGARD-LS-95, AGARD(1978)
- (2) 早川ほか：慣性航法装置の慣性素子, 日本航空宇宙学会, 31, No.353 (昭58)
- (3) 瀬戸ほか：512×512 IRCSD撮像装置, 三菱電機技報, 62, No.5 (昭63)

GPS利用技術—宇宙機の自律航法—

小山 浩* 吉本由紀子** 吉田憲正**

1. ま え が き

近年、宇宙開発は大きな転換期を迎えていると言われている。従来型の衛星から宇宙機への移行も、こうした流れの一つの表れである。

我が国においても、SFU (Space Flyer Unit), HOPE (H-II Orbiting Plane), ADEOS (Advanced Earth Observation Satellite)などの宇宙機の打上げが計画されている。これらの宇宙機が従来型の衛星と大きく異なるのは、宇宙機においてはミッション達成のため、時々刻々変化する宇宙機の位置を常時把握することが必要となる点である。これまでの衛星の位置決定は、地上からの測距を基に行われてきた。しかし、地上局の設置場所、その可視範囲が限られているため、将来宇宙機に必要な常時測位を行うことは不可能である。

そのため、現在、地球周辺の宇宙空間において位置・速度情報を常時供給することの可能なGPSを利用する検討が進められている。NASAは、次世代シャトルを含むスペースプレーンの主航法システムとしてGPSの利用を決定している。また、スペースステーションはもとより、ESAの計画しているHermesでもGPSの利用が検討されているほか、我が国においてもSFU, HOPEなどへの適用が決定している。

したがって、これら宇宙機への適用を目的としたGPS航法系の設計・開発を行うことが急務である。本稿では、将来宇宙機の自律航法系への適用を目的として宇宙用GPS航法系に関する技術的検討を行った結果を報告する。

2. 宇宙機の自律航法

航法とは、ある目的を持って位置の移動が行われるとき、常に必要とされるものである。そのための移動体の位置・速度情報を供給することが航法系の役割である。

先に述べたように、これまでの地球周回衛星に対する軌道決定や時刻同期は、ほとんどが地上に構築された追跡網を用いる地上ベースのシステムによって行われている。しかし、現用のシステムでは、地上局の位置や数が限定されているほか、その可視範囲も限られているため、宇宙機の運動を常時リアルタイムで監視することは不可能である。

こうした状況を解消するため、宇宙機上での正確な時刻基準の保持とともに、ミッション遂行上必要な精度の航法情報の取得と処理をすべて機上で行い、実時間で航法情報を供給することが可能な自律型航法系が必要とされる。自律型航法系が実現した場合、地上支援システムの縮小、ミッション運用コストの低減、データ処理時間の短縮なども同時にもたらされることになる。

自律型航法系に関する検討は古くから行われており、初期には、地表面上の基準目標（ランドマーク）の観測データや月・惑星に対する角度観測データを利用した自律航法に関する検討が行われた。

最近では、恒星の光の地球大気による屈折量を測定することによって自律航法を行うシステムの検討もなされている。

GPSは、これら自然物からの情報の代わりに電波による測距情報を用いたシステムであり、上記の各自律型航法系に比べて格段に精度の良い航法情報を供給することができる。

GPSからの測距情報によって自機の位置及び速度を決定するための航法処理系（航法フィルタ）には、シーケンシャルな実時間処理が可能なカルマンフィルタを使用する。

3. 宇宙用GPS航法系の特徴⁽¹⁾⁽²⁾⁽³⁾

GPSは、高度2万kmの地球軌道上を12時間周期で周回する18個のGPS衛星からの信号を用いた電波航法システムである。GPSをベースとした航法系を用いることにより、位置決定精度が従来法に比べて向上するとともに、実時間で連続的位置決定が可能となる。これらの処理は機上で行われるため、GPSの使用によって地上追跡網への依存度が小さくなり、ミッション遂行上の自律性向上がもたらされると考えられる。

GPSを利用して宇宙機上で航法を行うためには、GPS受信機によって測定された可視GPS衛星と宇宙機間のシュードレンジ・シュードレンジレート情報を、GPS航法メッセージとともに航法フィルタによって処理することが必要である。

これらの処理は、基本的に地上ユーザーと共通であるが、宇宙機に搭載した場合の特有の環境に適合させるため、幾つかの変更を加えることが必要となる。その一つは、受信機の仕様変更に関する問題である。これは、宇宙機の運動によって生じる受信搬送波のドップラー変動が地上ユーザーに比べて大きいことに帰因する。このことは、GPS信号を捕そく、追尾するためのGPS受信機内のPLL（フェーズロックループ）の構成が複雑になることを意味している。

また、航法フィルタ内で使用する宇宙機のダイナミックモデルに関しても変更を加える必要がある。カルマンフィルタを航法に用いる場合には、状態量・共分散の伝搬に使用する利用者のダイナミックモデルを設定しなければならない。衛星の運動は、地球重力、大気抵抗などに支配されるほか、その運動自体も非常に高速であるため、地上ユーザーとは異なったダイナミックモデルが必要とされる。

4. 宇宙用GPS航法系の構成

4.1 全体の構成

宇宙用のGPS航法系は、図1に示すように、アンテナ、GPS受信機、GPS衛星選択部及び航法フィルタにより構成される。このうち、GPS受信機は、GPS衛星からの信号を処理し、シュードレンジ・シュードレンジレートを測定するとともに、GPS航法メッセージを復調する機能を持つ。GPS航法メッセージは、GPS信号に含まれる1フレームが30秒ごとに繰り返される全部で1,500ビットのデータであり、GPSシステム時間、各GPS衛星の位置計算用のデータな




図1. 宇宙用GPS航法系の構成




図2. GPS航法メッセージの構成

ど、各種測位計算に必要な情報が含まれている。1フレームは図2に示すような五つのサブフレームに等分割されている。

GPS衛星選択部は、航法に使用する4個のGPS衛星を可視GPS衛星中から選択する機能を持つ。この際、最良の航法結果をもたらすように、GDOP (Geometric Dilution of Precision) が最小となるような4個のGPS衛星を選択する。

航法フィルタは、時々刻々得られる測定データ及びGPS航法メッセージを処理し、現在のユーザー位置・速度を推定する機能を持つ航法系の中心部分である。航法フィルタには、さきに述べたようにカルマンフィルタを使用する。

4.2 航法フィルタの構成

航法フィルタの推定パラメータは、位置(3個)、速度(3個)、クロックバイアス(1個)及びクロックドリフト(1個)の計8個である。システム方程式・観測方程式に非線形項が含まれるため、線形カルマンフィルタを拡張したアルゴリズムを持つ拡張カルマンフィルタを使用する。拡張カルマンフィルタは、観測誤差の影響が最小となるようにデータを逐次的に処理し、異なる観測データを最適に結合するとともに、アприオリな情報を考慮することにより、統計的に最適な推定値を与える状態推定器である。拡張カルマンフィルタを構成するためには、システムのダイナミクスモデル及び観測方程式が必要となる。

宇宙機のダイナミクスモデルを設定するためには、軌道上の宇宙機に作用する様々な加速度の影響を考慮しなければならない。しかし、地球軌道上の宇宙機には、地球の重力の影響のほか、月や太

陽などの天体の影響、大気抵抗、地磁気、太陽ふく射圧など数多くの外力が作用する。これらの外力に関する精密なモデルを作成し、宇宙機上でそれらを考慮したダイナミクスモデルを使用することは、搭載計算機の処理能力やモデルの不確定性を考慮すると実用的ではない。このため、宇宙機の高度に応じて各加速度の大きさを見積り、影響の大きいもののみをモデル化することになる。一般的には、加速度モデルとしては、二体問題としての重力加速度に加え、摂動項として赤道面と平行方向の地球形状の不均一性を表す J_2 項の効果まで含めたものを用いている。また、必要に応じて大気抵抗による外乱加速度を含める場合もある。ここで、モデル化されなかった外乱加速度の影響は、カルマンフィルタ内のシステムプロセスノイズの大きさを調整することによって補償する。この方法はSNC法(State Noise Compensation Method)と呼ばれている。このように、動的なシステムに対するじょう(擾)乱をシステムプロセスノイズとして処理できることが、カルマンフィルタを利用する一つの利点である。

一方、GPS受信機から得られる測定データは、シュドレンジ及びシュドレンジレートである。シュドレンジは、GPS衛星と利用者間の相対距離にGPS受信機のクロックバイアス誤差の影響を含めたもの、シュドレンジレートは、GPS衛星と利用者間の相対速度にGPS受信機のクロックドリフト誤差の影響を含めたものである。これらの測定値を航法フィルタ推定パラメータの非線形関数として表すことにより、必要な観測方程式を得ることができる。

上記関係式に加え、状態量・共分散初期値、及びプロセスノイズ・観測値誤差の大きさを適切に設定することにより、拡張カルマンフィルタを用いた状態推定が可能となる。

5. 航法系の評価

宇宙用GPS航法系の構成及び各部の機能は4.1節で述べたとおりである。これら各部の機能を評価・確認する方法として、地上実験及びソフトウェアシミュレーションが考えられる。

地上実験は、GPS衛星からの実際の信号を利用できるという長所を持つ。したがって、実データを用い、GPS航法メッセージの復調機能、GPS航法メッセージからのGPS衛星位置予測機能のほか、シュドレンジ・シュドレンジレート測定機能などGPS信号処理に

かかわる各機能の評価と確認を行うことが可能となる。しかし、地上実験によって宇宙用航法系独自の問題を検討し、その航法特性を評価するためには、複雑な装置を必要とする。

一方、ソフトウェアシミュレーションでは、宇宙用GPS航法系特有の問題を評価、解析することが可能となる。これは、宇宙機が高速で運動していることに帰因する地上ユーザーとの差違を、シュドレンジ・シュドレンジレート観測誤差の大きさの違いや航法フィルタに用いるダイナミックモデルの違いとして模擬できるためである。また、宇宙用GPS航法系の航法特性を評価することも可能である。しかし、GPS信号処理にかかわる機能をソフトウェアシミュレーションによって評価することは非常に困難といえる。

このため、実データを用いた地上実験によってGPS信号処理機能の評価・確認を行うとともに、宇宙用GPS航法系のソフトウェアシミュレーションによって航法フィルタ部の特性評価を行うことが合理的である。

5.1 地上実験結果




図3. 実験装置の構成

subFrame	no.1	no.2	no.3	no.4	no.5
	1000101110000000011111 000011100111010000111 011001001001011100000000	1000101110000000011111 000011100111010000111 0000110111101010000100	1000101110000000011111 000011100111010000111 000000000010001010110	1000101110000000011111 0000111010000200010011 011100110000000001000000	1000101110000000011111 0000111010000010010101 010001100010100010010010
	00010111011101110100100 000101101010001001100000 0111100100011010111011	00010111011101110100100 000101101010001001100000 0000011100100110000000	00010111011101110100100 00010110100010000000101101 0000110110010110000010	01000001110100010110011 00010111000001010105111 1110011111010110001000	010010001101000010100 1111101111011100000000 10100001000011010101000
	011001001001010111000000 00000001111010100111111	0000011000010010100 000001100000101000 00000110000000010100	000001100000000111111 00000111010000200010011 011100110000000001000000	1001011000010101100001101 1001000011111100000001 00000000000101101000100	111111101010011000000001 01010101000000010101000000 011101100000100001110101
	0111001001001011000000 00000001111010100111111				


図4. GPS航法メッセージ例

GPS信号処理機能の評価・確認を目的とする地上実験を実施した。実験装置の構成を図3に示す。図中、受信処理器からは測定データと復調されたGPS航法メッセージのみが出力され、以降の信号処理は計算機によって行われる。実験は、当社鎌倉製作所内にGPS信号受信用アンテナを設置し、GPS衛星からの信号を実際に受信することにより行った。2進数に復調されたGPS航法メッセージの例を図4に示す。これらの復調データから測位計算に必要な各種パラメータを抽出、復元し、GPS衛星位置・速度の予測計算を行った。

GPS信号処理機能の評価・確認を行うためには、上記パラメータを用いて計算したGPS衛星観測時におけるシュドレンジ・シュドレンジレートの予測値と実際の計測値とを比較して、両者の一致

表1. シュドレンジ・シュドレンジレートの予測値及び計測値

GPS衛星番号		観測値	予測値	差
6	シュドレンジ(m)	-10769084.81	-10769100.74	15.93
	シュドレンジレート(m/s)	-568.08	-568.16	-0.08
8	シュドレンジ(m)	-14084380.44	-14084384.18	3.74
	シュドレンジレート(m/s)	82.72	82.78	0.06
11	シュドレンジ(m)	-10937599.87	-10937616.56	16.69
	シュドレンジレート(m/s)	-234.23	-234.33	-0.10
9	シュドレンジ(m)	-12369826.19	-12369809.41	-16.78
	シュドレンジレート(m/s)	463.43	463.31	-0.12



GPSアンテナ推定位置は地図上の○印(半径30m)内に分布した。

図5. 地上GPS航法実験結果




図6. シミュレータの構成

度を調べる必要がある。表1にその結果を示す。予測値と計測値はほぼ一致しており、GPS信号処理が正常になされていることが確認された。

また、実際の航法性能を評価するために、地上ユーザーを想定した航法フィルタを構成し、上記データを用いた地上航法実験を実施した。この結果、図5に示すように、30m程度の精度でアンテナ設置位置を決定することができた。

5.2 ソフトウェア シミュレーション結果

5.2.1 ソフトウェア シミュレータの構成

宇宙用GPS航法系のソフトウェア シミュレータの構成を図6に示す。シミュレータは、GPS衛星及びユーザー宇宙機の真の運動並びに測距データ（シュドレンジ・シュドレンジレート）を模擬するためのデータ生成部、最適配置となる4個のGPS衛星の選択を行うGPS衛星選択部及び航法演算を行う航法フィルタ部により構成される。データ生成部においては、ユーザー宇宙機の真の運動を模擬するため、地球重力加速度(J_2 項の影響まで考慮)及び大気抵抗による加速度の効果を考慮している。また、GPS衛星は六つの円軌道に各3個ずつ配置されているものとした。

5.2.2 航法特性の評価

宇宙用GPS航法系のプロトタイプを製作し、上記シミュレータによる評価を行った。シミュレーションに際しては、高度500km、軌道傾斜角 28.5° の宇宙機を仮定した。また、表2にシミュレーションにおいて仮定したGPS受信機の特性を示す。

初めに、カルマンフィルタ内のダイナミクスモデルに含めるべき外乱加速度に関する検討を行った。高度500kmを航行する宇宙機においては、 J_2 項の効果をダイナミクスモデルに含めなかった場合、発散現象は生じないものの、状態量の推定誤差がフィルタの示す推定誤差よりも高いレベルで推移する現象 (apparent divergence) を引き起こす。この場合、SNC法による補償も可能であるが、航法特性は悪化する。一方、大気抵抗に関しては、高度500kmを航行する弾道係数45の宇宙機の場合、表2に示した仕様のGPS受信機からの情報を処理することにより、航法精度を悪化させることなく、その影響をSNC法によって補償することができる。したがって、 J_2 項の効果はフィルタ内のダイナミクスモデルに含め、大気抵抗の影響はSNC法によって補償することが妥当である。図7に、この場合について得られたシミュレーションによる航法結果例を示す。

ところで、宇宙機に作用する大気抵抗による加速度の大きさが $10^{-3}m/s^2$ 以上になった場合、その影響によって航法精度は著しく悪化する。しかし、大気密度は太陽活動による変動が大きく、正確なモデルを用意することは不可能である。このため、大気密度を推定して、その影響を補償する必要がある。本稿で仮定したGPS受信機を使用した場合、大気密度の推定は、大気抵抗による加速度の大きさが $10^{-3}m/s^2$ 以上になった場合に可能となる。

次に、フィルタの更新間隔・更新方法に対する航法精度変化の評価を行った。表3に、定常状態に入ったときの位置推定誤差共分散のピーク値 (3σ 値)を示す。更新のためのデータ間隔が長くなるにつれて航法誤差は増加するが、急激な劣化は見られない。したがって、航法演算にかかわる計算負荷を低減するためにも、ミッション達成のための要求航法精度に基づき、適切な更新間隔・更新方法を設定することが必要である。

最後に、カルマンフィルタを用いた宇宙用GPS航法系ソフトウェアのプログラムサイズ及び処理時間に関する評価を行った。今後の

表2. GPS受信機の特性

使用コード	C/Aコード
シュドレンジ 測定精度 (3σ)	50m
シュドレンジレート 測定精度 (3σ)	0.25m/s




図7. シミュレーション結果例

表3. 更新間隔・更新方法と位置推定精度

更新方法	更新間隔	
	6秒	30秒
4チャンネル 同時	70m	110m
1チャンネル シーケンシャル	100m	170m

注 上表には位置推定誤差共分散値 (RSS値)を示した。

表4. プログラムサイズと処理時間

機能	プログラムサイズ	処理時間	サイクルタイム	CPU負荷率	備考
伝搬	5.5Kバイト	740ms	} 6秒	24%	6秒分の状態量・共分散の伝搬を行う
更新	3.1Kバイト	700ms			

注 プログラムサイズはCのオブジェクトファイルの大きさである。

宇宙機用航法系は高級言語 (C言語) によって記述されることが予想されている。表4に、C言語 (MS-C) によって航法フィルタ部を記述した場合のプログラムサイズ及び処理時間の例を示す。表中の値は、数値計算上の問題の少ないU-D分解型フィルタを用い、更新周期を6秒とした場合の値である。なお、CPUはi8086相当品を使用している。フィルタリング処理に工夫を施すことにより、更にプログラムサイズ、処理時間の低減を図ることが可能である。

6. む す び

将来宇宙機の自律航法への適用を目的とした宇宙用GPS航法系に関する技術的検討結果を述べた。今回試作した宇宙用GPS航法系の評価検討結果に基づき、搭載ソフトウェアの開発を行うことが今後の課題である。

参 考 文 献

- (1) GPS Special Issue, Navigation, 25, (1978 summer)
- (2) 木村：船舶電子航法ノート，船の科学，32 (1979)
- (3) 平田，横内：車載用GPS型ナビゲーションシステム，三菱電機技報，61，No.8 (昭62)

飛しょう体空力形状設計支援エキスパートシステム

片山雅之* 渡辺淑子* 斉藤美邦**

1. ま え が き

航空宇宙分野における技術の発達は目覚ましく、誘導飛しょう体に関しても、より高度な性能が要求されるようになってきている。誘導飛しょう体の性能は、機体の空力特性に大きく依存しており、これを正確に把握することは、誘導飛しょう体の設計には不可欠である。また、国内の技術力の向上に伴い、誘導飛しょう体の国産開発指向も高まっており、競争力強化のためには、開発期間の短縮も大きな課題となってきた。このような背景を受けて、今回、誘導飛しょう体の初期設計での効率化を目的としたCAEツールである飛しょう体空力形状設計支援エキスパートシステムを開発した。

このシステムは、旋回性能、飛しょう安定性及び機械的適合性に対する要求仕様を満足する誘導飛しょう体の機体形状を推論するものである。

2. システムの概要

2.1 システムの位置付けと構成

誘導飛しょう体の空力設計におけるこのシステムの位置付けを図1に示す。このシステムは、誘導飛しょう体に対する要求を受けて機体の形状設計を行う。その結果は、計算空力解析や風洞試験による詳細な設計検討に対する入力となる。これらの空力設計検討によって得られた機体形状に対して、構造・熱設計検討を加えた後、機体のハードウェア設計へと進む。

同じく図1に示すように、このシステムは、

(1) コントロールプログラム

(2) 空力データベース

(3) グラフィック出力プログラム

の三つのサブシステムから構成されている。これらのサブシステムは、独立しており、機能の追加、性能の向上などが個々に行えるという特長を持っている。

2.2 システムの機能

誘導飛しょう体に要求される空力設計に関する主な仕様のうち、幾つかを以下に示す。

(1) 旋回性能

(2) 飛しょう安定性

(3) 射程距離

(4) 操舵トルク

(5) ロール制御性

(6) 搭載母機・搭載車両・発射機などとの機械的な適合性

誘導飛しょう体の初期検討において重要なのは、旋回性能と飛しょう安定性である。また、母機、他搭載物などとの機械的適合性も欠くことはできない。このシステムは、上記のうち、旋回性能、飛しょう安定性及び機械的な適合性の要求仕様を満足するように、誘導飛しょう体の機体形状を与えられた条件の下で推論する。ここで、条件とは、飛しょう速度、迎え角（飛しょう方向と機体のなす角）及びだ（舵）角（機体軸に対する操舵翼の操舵角）の制限である。

図2に、このシステムが適用される誘導飛しょう体の例を示す。このシステムの適用制限は、

(1) 胴体の断面が円であること。

(2) 1組又は2組の十字翼を持っていること。




図1. 空力形状設計支援エキスパートシステムの位置付け




図2. 誘導飛しょう体

である。

なお、機体設計において、胴体の形状・寸法は、機体に搭載される電子機器などの制約から、誘導飛しょう体のシステム設計段階で既に決定していることが多い。したがって、通常、胴体形状設計の自由度は小さい。そのため、このシステムでは、翼形状の推論を知識ベースに基づいて行う。

2.3 システムの特長

このシステムは、以下のような特長を持っている。

- (1) このシステムは、サブシステムにブロック化されているため、保守性が良い。特に、空力データベース部は、適用範囲の拡大、精度の向上などの拡充を他のサブシステムとは無関係に行うことが可能である。空力データベース部の充実は、このシステムの性能に本質的にかかわるものであり、今後も引き続いて行っていく必要がある。
- (2) このシステムは、機体形状の推論の過程を複数持っているので、要求仕様を満足する機体形状を包絡域として知ることが可能である。通常、要求仕様を満足する機体形状は唯一ではない。しかし、人間の試行錯誤による設計では思考の方向が単一となりがちであり、また、時間的制約から、解となり得る機体形状を見落とすことがある。このシステムでは、このような解の見落としを防ぐことができる。
- (3) このシステムによって得られた機体形状の推論結果は、数値出力と同時にグラフィック表示される。これにより、形状の認識・評価を容易に行うことができる。

3. 各サブシステムの機能


3.1 システムコントロール プログラム

システムコントロール プログラムは、以下に示す機能を持つ。

- (1) ユーザーとシステム間の入出力に関するインタフェース
- (2) 知識ベースによる機体形状の推論と評価
- (3) 空力データベース及びグラフィック出力プログラムに対する入出力のコントロール

ユーザーインタフェースの機能を用い、機体形状設計に必要な入力データ、すなわち、要求仕様値及び設計条件の入力と、結果のグラフィック出力の形式の指定を行う。なお、入力は、端末から会話形式で行うことができる。また、入力データは、データファイルとして保存可能であり、データの一部を修正して再度実行する際にデータ入力の手間を省くことができる。

知識ベースは、翼の形状パラメータを空力データベースに供給し、空力データベースからの計算結果を受け取る。さらに、この計算結果を要求値と比較して翼形状を評価する。翼形状の推論に入る前に、まず、旋回性能の要求から定まる総揚力と、飛しょう安定性から定



パターンNo.	重み付け順序
1	$b \rightarrow C_r \rightarrow C_t$
2	$b \rightarrow C_t \rightarrow C_r$
3	$C_r \rightarrow b \rightarrow C_t$
4	$C_t \rightarrow C_r \rightarrow b$
5	$C_r \rightarrow b \rightarrow C_t$
6	$C_t \rightarrow C_r \rightarrow b$

図3. パラメータの重み付け

まる重心回りのモーメントの釣合いの条件により、機体の各要素(胴体と翼)が分担すべき揚力の大きさ及び翼の揚力の着力点を決定する。

翼形状は、図3に示す四つのパラメータ、翼根翼弦長(C_r)、翼端翼弦長(C_t)、翼幅(b)及び前縁後退角(A_{LE})で決まるが、一般に、(A_{LE})は、迎え角が特に大きい場合を除いて、揚力特性に大きくは寄与しない。したがって、このシステムでは、翼後縁の後退角は 0° という条件で固定し、 C_r 、 C_t 及び b の三つのパラメータについて推論の過程で異なる重み付けを行い、翼の形状を推定している。しかし、設計者の要求に応じて後縁後退角を変化させることも可能である。

推論は、設計者が与えた初期形状から始めて、要求値に達するまで続けられる。各パラメータの変化量と変化の方向は、途中の計算結果の変化を判断しながら知識ベースが決定する。


また、システムコントロール プログラムは、空力データベースとグラフィック出力プログラムに対するデータの受渡しを行う。空力データベースに対しては、入力データとして翼形状パラメータ(推論のたびに更新される。)を与え、その計算結果を受け取る。推論が終了すると、得られた最終結果はデータファイルに出力される。グラフィック出力プログラムが、このデータファイルからデータを読み込んで、グラフィック処理を行う。

3.2 空力データベース


空力データベースは、入力された機体形状及び飛しょう条件の下での空力特性を解析する。

初めに述べたとおり、誘導飛しょう体に要求される空力性能は高度化されており、特に、高迎え角で空力特性を正しく評価することが必要である。従来の線形理論は低迎え角用であるため、これを高迎え角に適用することは妥当でない。最も信頼できる検討方法は風洞試験であるが、初期設計段階において、費用と期間を要する風洞試験を多用することは不可能である。また、近年、進歩の目覚ましい計算空力も、大きなはく(剝)離を伴う高迎え角の流れのシミュレーションを精度良く行うところまでは至っていない。

以上のことから、このシステムは、風洞試験によって得られたデータを基にしたデータベースシステムを採用している。このデータベースは、まず、米国の標準データベースDATCOM⁽¹⁾を基本にして構築した。その後、適用範囲の拡大と精度向上の目的で、英国のデータベースESDU⁽²⁾も追加している。しかし、両者とも、航空機の設計に主眼をおいて編集されたものであるため、これらに基づくデー



(a) 翼形状



$l/d=10, 12, 15, 18, l_N/d=0.5, 2.5, 3.0, 3.5$

(b) 胴体形状

図4. 風試形状




図5. データベースの推定精度

データベースは、必ずしも完全には、誘導飛しょう体に特有の形状及び飛しょう条件を包含していない。そこで、このような点を補足し、データベースの精度を向上させるために、当社鎌倉製作所の風洞試験設備によって基礎的データを取得し、データベースを拡充している。

これまでに風洞試験によってデータを取得した形状の一部を図4に示す。これらは、既存の誘導飛しょう体の形状を参考にして、形状パラメータを変化させたものである。

このデータベースの精度を評価するために、2組の翼を持つ誘導飛しょう体の垂直力係数 (C_N) 及びピッチングモーメント係数 (C_m) について、データベースを用いた計算結果と風洞試験結果との比較を図5に示す。風洞試験に対するデータベースの推定精度は約20%以内であり、このシステムが主に運用される初期設計においては十分の精度であると考えられる。

4. 実行例

システムの概略の流れを図6に示す。既に述べたとおり、このシ

ステムは、与えられた要求条件から誘導飛しょう体の各要素が分担する揚力の大きさと翼の揚力の着力点を求め、これを目標値として翼の形状設計を行う。要求性能を満たす機体形状が得られると、その結果はユーザーの希望する形式で出力される。以下に、実行例を示す。

(1) 要求仕様値の入力

必要なデータは、要求仕様値、飛しょう条件及び機械的制約条件である。その例を以下に示す。




図6. 空力形状設計支援エキスパートシステムの流れ




図7. 入力値の表示




図9. 設計結果出力 (二次元)




図8. 翼の取付け位置の推定




図10. 設計結果出力 (三次元)

- 要求仕様値：旋回性能＝揚力係数 (C_L) = 12.0
飛しょう安定性＝静安定余裕 (S.S.M.)
= 4.5% (全長基準)
- 飛しょう条件：飛しょう速度＝マッハ数 (M) = 2.0
飛しょう迎え角 (α) = 25°
操舵翼舵角 (δ) = -15°
- 機械的制約：翼に許される領域を座標値で入力

また、推論を開始するための初期値として、翼の初期形状を入力する必要がある。入力されたデータは、図7に示すように表示される。表示を確認して、必要があれば修正又は変更を行うことができる。

(2) 翼の目標値の推定

与えられた要求仕様値を満たす翼の取付け位置及び翼の揚力値を推定し、その結果を図8に示すように画面上に表示する。また、この時点で、翼後縁の後退角をパラメータとして変化させるかどうかの選択を行う。

(3) 機体形状の推定と評価

(2)で得られた揚力値を目標値として、翼形状を推論していく。なお、2組の翼を持つ場合は、前方の翼形状から推論を始める。推論は、図3で示した6種類の重み付けに対して行われる。各重み付けに対してそれぞれ結果が得られるので、最終的には6種類の形状が得られる。後縁後退角の効果を考慮する場合にも、このパラメータは重み付けの最後に設定されるので、やはり6種類の形状が得られる。

得られた6種類の前翼形状から設計者が1種類を選択し、これに対して後翼の形状を推論する。前翼と後翼の間には流体的な干渉効果が存在するので、両者を独立に推論することはできない。後翼形状の推論が終了した後に、再度、別の前翼に対して後翼形状を推論することも可能である。

(4) 機体形状の出力

機体形状の設計が終了すると、その結果がグラフィック出力される。図9は、推論の重み付けの違いによって6種類の形状が出力された例である。この例は、機体の平面形状のみを示す二次元出力であるが、図10に示すような三次元出力も可能である。

5. むすび

飛しょう体空力設計支援エキスパートシステムの開発・導入により、誘導飛しょう体の初期設計の効率化が実現できた。今後、システム内の空力データベース部をより充実させ、このシステム全体の高精度化及び適用範囲の拡大を図る計画である。さらに、このシステムの本格的な実用化に向けて、知識ベース部の充実及びシステム機能の追加を行っていく予定である。

参考文献

- (1) McDonnell Douglas Corp., Douglas Aircraft Div.: USAF STABILITY AND CONTROL DATCOM (1960)
- (2) Engineering Science Data Unit: Aerodynamics

多機能G3 ファクシミリFA-6000シリーズ

辻 美次* 金田 優* 中山哲郎* 石原幹久* 山中喜夫**

1. ま え が き

最近のファクシミリ市場が年率10%以上の高成長を持續する中で、その製品動向は、低価格普及機と多機能高級機の2極分化傾向にある。

今回開発したMELFAS 6000（以下、FA-6000と称す。）シリーズは、後者の多機能高級機系列のプロダクトラインアップ拡充を目指したものである。多機能高級機はA3版原稿読み取り、B4版記録が標準的で、FA-6600は、メモリ活用の同報機能などのネットワーク重視タイプ、FA-6500は、同報機能はないものの大容量送受信に適した機能を持つ下位機の位置付けになっている。FA-6800は、当社初の普通紙記録をレーザープリンタで実現し、大容量メモリ活用による同報機能と呼応して、記録紙の保存性能をあげるとともにセンターマシンとしての性能を存分に発揮し得るように考慮した。

このシリーズ機種の特長は、

- (1) 大型LCD漢字ディスプレイ採用による操作性向上
 - (2) 大容量送受信に適した自動給紙、記録紙排出機構と通信機能の充実
 - (3) レーザプリンタ採用による普通紙記録
- である。

2. FA-6600/6500の特徴

2.1 操作パネル部と大型LCD漢字ディスプレイ

前面に大型のLCD表示パネルと操作パネルを配置し、丸味を持たせたデザインとともに、大容量通信時代のセンターマシンにふさわしい高級感のある意匠構成とした。図1にFA-6600/6500の外観を示す。

操作性の向上に重点をおいた操作パネルは、人間工学的見地から検討を加えた。オペレータが立って操作する場合に最も自然に使用できるように、デスクトップタイプのこの装置を高さ700mmの机の上に据え付けたとき、操作面が900mmの高さになるように配置した。32けた4行の大型液晶表示パネルに、操作ガイダンスを漢字・かな表示させ、見やすさと同時に操作性を向上させている。これに




図1. FA-6600/6500の外観




図2. 操作パネル部及び大型LCD漢字ディスプレイ

より、この機種の持つ豊富な通信機能をだれもが容易に利用できる。

オペレータへの状態表示は、パネルの裏側から角型LEDにより絵文字を照光させ、視覚に訴えやすい方法を採用した。絵文字は通信機械工業規格（CES規格）に定められたものを使用し、新しい機能表示でCES規格にないものについては、当社独自の絵文字デザインとしている。これら大型液晶表示の漢字ディスプレイとLED照光表示部は、全体として一体感を持たせた大型表示面として、操作パネル部とは独立させて最も見やすい角度に配置した。電話機内蔵機能に必要な送受話器は、オペレータの使いやすさを最優先に考慮し、前面の操作パネル上に設置できるようにしている。図2に操作パネル部と大型LCD漢字ディスプレイを示す。

2.2 通信機能の充実

通信容量の増加につれて要求される通信機能も多岐にわたり、特に要望が強いのは、

- (1) 同一情報を複数あて先に電送できること。
- (2) 通信回線の占有時間が長い場合に、通信予約ができること。

表1. FA-6600/6500の主な仕様

構成	送受兼用卓上式
使用回線	加入電話回線、2線式専用回線(3.4kHz) ファクシミリ通信網(第1種、第2種接続契約)
結合方式	直接結合(モジュラージャック使用)
電話機能	オートダイヤル、オートリダイヤル、PB、DP(10PPS、20PPS)
伝送速度	9,600、7,200、4,800、2,400bps(自動フォールバック付き)
走査線密度	(主)8ドット/mm(副)15.4、7.7、3.85、2.57本/mm
電送時間	9秒(注) (G2モード)3分 (MF1モード)ファイン3分、標準90秒、送信は3分
送信原稿の大きさ	最大幅297mm(A3)、最大長1.1m未満
有効走査幅	読み取り297mm、記録252/210mm(G2)205mm(MF1)192mm
記録紙サイズ	257/216mm×100m巻ロール紙
受信紙カット方式	原稿長さに合わせてオートカット
符号化方式	MR、MH、三菱独自方式
読み取り方式	密着イメージセンサによる平面走査
記録方式	サーマルヘッドによる感熱記録
寸法(mm)	440(幅)×530(奥行)×220(高)(突出部除く)
重量	約22kg
電源	AC100V±10% 50/60Hz
消費電力	送信時45W、受信時45W、最大200W、待機時30W
使用環境	5~35°C、35~80%RH

注 A4標準原稿を走査線密度8ドット/mm×3.85本/mm、9600bpsで送信したときの画像情報の伝送時間。認定番号 FA-6600、6500 P88-1002-1、F88-N002-1、L88-N002-0(63.1.5)

表 2. FA-6600/6500の機能一覧

機能	MELFAS6600	MELFAS6500	機能	MELFAS6600	MELFAS6500
電話機能					
電話機内蔵	○	○	プログラム送信	○(メモリ蓄積)	○(メモリ蓄積)
短縮ダイヤル (短縮ボタンによる)	68	68	割り込み送信	○	○
ワンタッチダイヤル	32	32	操作性		
話中再ダイヤル	○	○	読み取り幅	A3	A3
FAXからCNG音送出	○	○	記録紙	B4/A4 ×100m	B4/A4 ×100m
ファクシミリ電話自動 切替	○	○	スーパーファインモード	○	○
電話呼出予約	○	○	マルチコピー	○	---
保留音	○	○	原稿セット	文字面表	文字面表
高速性					
高速モード	9秒	9秒	自動給紙	50枚	50枚
高速読み取り	○	○	原稿幅自動検知	○	○
短コンタクト手順	○	○	ディスプレイ	漢字表示	漢字表示
内蔵メモリ	1Mバイト	0.5Mバイト	操作手順表示	○	○
ネットワーク機能・システム機能					
順次同報	○	---	送信、受信枚数カウンタ	○	○
中継依頼	○	○(一先のみ)	送信済スタンプ	○	○
親展通信	○	△送信のみ	中間調	○	○
メモリ受信	○	---	自動均等縮小送信	○	○
リモートコピー送信	○	---	送信予約機能	○	○
マルチモード交信(G3, G2, ミニファクス)	○	○	確実性		
ファクシミリ通信網交 信	○	○	自動誤り再送	○	○
タイム集発信	○	○	パスワード	○	○
自動連続タイム受信	○	○	発信元日付印字	○	○
ホーリング	○(メモリ蓄積)	○(メモリ蓄積)	着信印字	○	○
			通信管理レポート	○	○
			通話料金計算	○	○
			送信レポート	○	○

- (3) 機密性の高い書類が送受できること。
 (4) 通信料金の節約が可能であること。
 などである。これらの要望を満たす機能として、大容量メモリを利用し、順次同報、タイム集発信、メモリ蓄積によるプログラム送信、親展通信、時刻指定通信などのネットワーク機能の充実を図っている。

表 1 に FA-6600/6500 の主な仕様を、表 2 に各種機能一覧を示す。

上記機能以外の各種機能は、三菱独自の 9 秒電送、自動誤り再送、電話機内蔵、中継依頼、メモリ受信、送信済スタンプ、通信管理レポート、自動均等縮小送信、短縮ダイヤルによる自動発信など多くの各種機能を備えている。

新たな機能により、GI、DIS などの応答信号が一定時間なければ、自動的に MF-1 モードにフォールバックして送信するモードの自動選択や、ワンタッチダイヤルや短縮ダイヤルに、電送速度の指定を可能とし、海外交信の確実性を含む回線電送効率を最適に選択できる電送速度指定機能、電話番号の登録けた数を 20 けたから 32 けたに増加し、NCC (New Common Carrier) 回線への対応を可能とするなど、強力な通信機能群によるサポートを実現している。

2.3 大容量送受信に適した自動給紙、記録紙排出機構

2.3.1 機構部の構成

送信部と受信部の機構は、上下に重ねた構造を採用し、機構部分の収容スペースを最小にすることで、電気回路、電源などの収容スペースを大きくとり、将来的な発展性を考慮し、高速化・高精細化・大容量メモリの増設などの要求に対して容易に電気回路増設が可能となるように配慮している。また、電源は連続受信時の放熱を考慮して最上部に配置している。原稿や記録紙の排出用大型スタックは、オ




図 3. 機構部の内部構成図

ペレータの操作を阻害しないように、装置の側面に配置し、紙の走行レイアウト構成としている。記録紙交換時や、送信原稿の万一の紙詰まりに対して、オペレータが容易にメンテナンスできるように、送信・受信部が大きく開閉できる構造としているが、誤操作による送受の同時開閉がないようなストップ機構を採用し、オペレータに対する安全性を考慮した設計となっている。図 3 は機構部の構成図を示す。

2.3.2 送信部

送信部は、原稿自動給紙機構、中間駆動ローラ、原稿読み取り部、排出ローラとそれらの駆動部で構成されているが、原稿詰まりを可能な限り少なくするために、原稿走行路をほぼ直線上に配列している。

自動給紙機構は、当社ファクシミリにおいて10年以上の実績があり、信頼性の高い分離ローラ方式を採用している。この給紙機構は、強い分離トルクにより原稿の2枚送りを防止するとともに、たとえオペレータの誤操作により多数枚の原稿が機械内部に挿入されたとしても、すべての原稿を原稿台まで戻し、1枚ずつ読み取り部へ給紙する機能を持っている。さらに、連送中の1枚の原稿が斜行した場合、それが次の原稿に影響し、また斜行を増大させるのを防止する原理的構造を持っている。読み取り部には密着イメージセンサを使用しているが、これを押圧する読み取りローラには、表面に低摩擦材をコーティングしたゴムローラを使用している。これは、読み取り部に原稿がないとき、密着イメージセンサと読み取りローラが直接接触するが、そのときの摩擦負荷を低く抑えることにより、駆動モータの低トルク化を図り、密着イメージセンサの機械的振動を発生させない効果をねらったものである。

2.3.3 受信部

受信部は、記録紙収納部、記録部、オートカッタ、排出ローラ及び駆動部から構成されている。記録紙収納部は、記録紙交換の煩わしさをなくするために、収納部に記録紙を置くだけのスプールレス方式を採用しているが、この方式では、初めて記録紙の量を機械的に検知して表示するインジケータを装備している。このために、収納部の床は、記録紙の減量方向が常に一定になるよう傾斜をつけている。

記録紙の排出部は、記録紙一巻(A4版300枚相当)分の受信コピ

ーを積み重ねられる大型スタッカを設けているが、スタッカ及び排出ローラは、巻心に近くなったときの巻きぐせの強い記録紙でも整理して積み重ね可能な構造をとっている。

駆動部の構造は、送信部の駆動と完全に独立させ、同時動作可能とし、機能的に原稿読み取りと受信動作の各動作を独立に制御できるようにしている。また、排出ローラはプラテンローラから動力を伝達しており、通常の受信中はプラテンローラの動きにつれて、当然排出方向に回転している。しかし、オートカット後、残されたロール紙の先端をサーマルヘッドの位置まで、逆進させるため、プラテンローラは逆転するが、このようなモードにおいてもワンウェイクラッチを組み込んだ動力伝達機構により、排出ローラは排出方向に回転し、記録紙を完全に排出する。

3. FA-6800の特徴

3.1 機構部の構成

FA-6800は、上部に送信部を配置し、下の収納キャビネットにレーザープリンタ及びファクシミリとプリンタのインターフェース部を収容している。レーザープリンタは、消耗品の交換時などのオペレータのメンテナンス性を配慮し、収納キャビネットの最上部にレイアウトしている。レーザープリンタのメンテナンスは、レーザープリンタの収納された引き出しを左方向に引き出して行うが、引き出し機構は、キャスターとヒンジ機構を用いて床の多少の凹凸があってもスムーズに開閉できる。これら装置は輸送時、本体、レーザープリンタ部、収納キャビネット部の3部分に分かれるが、据付け状態では、相互の接続線はすべてキャビネット内に収容できるようにし、静電気、電磁波干渉に対する強化を図っている。図4にFA-6800の外観を示す。

3.2 操作部とレーザープリンタによる普通紙記録

記録部分以外は、FA-6600/6500の特長を引き継いでおり、ここでは普通紙記録部分について詳述する。FA-6800の特長は、当社初のレーザープリンタによる普通紙記録にあるが、特長を列挙すると次のようになる。

(1) 記録保存性と画質向上



図4. FA-6800の外観

定形カット普通紙を採用し、優れた保存性とファイリングがきれいにできるという利点を備え、スーパーファインモードによる高精細副走査解像度15.4本/mmで、品質の良い鮮明な画像記録を実現している。

(2) ダブルカセット装備

標準A4/B4のほかに、B4/B4又はA4/A4のダブルカセットを装備でき、カセット容量各250枚、合計500枚の記録紙セッティングが可能である。

(3) 印字モードの多様化

ファクシミリの特徴である発信元印字送信のために、しばしば受信画像はA4サイズ、B4サイズの規格長を超えることが多いが、わずかの長さのオーバーで記録紙を1枚余分に使うことを避けるため、記録印字モードをオペレータが選択できるようにしている。

特に副走査方向の95%縮小、始終端切捨ての設定、定形サイズ印字の設定、さらに発信元印字を画信号内側に含めるモードなど、定形プリントとファクシミリの相互インターフェースにからむ問題を補うきめ細かいモード設定機能を持っている。

(4) リアルタイムプリント

受信信号データを符号のままメモリに蓄積して受信終了後プリント出来る機能のほかに、大容量イメージメモリを搭載し、受信と同時にプリント開始できるリアルタイムプリント機能を持ち、受信完了後からプリント開始するモードに比較し、違和感のないスムーズな動作を可能としている。

(5) コピー機能

高機能コピーマシンと同等の自動給紙ソーティングを備え、本格的なコピー機としても十分使用できる。

表3にFA-6800の主な仕様、表4に上記機能を含む機能一覧を示す。

3.2.1 パネル操作部

表3. FA-6800の主な仕様

構 成	成	送受兼用床置き式
使用回路	加入電話回線、2線式専用回線(3.4kHz) ファクシミリ通信網(第1種、第2種接続契約)	
結合方式	直接結合(モジュラージャック使用)	
電話機能	オートダイヤル、オートリダイヤル、PB、DP(10PPS、20PPS)	
伝送速度	9,600、7,200、4,800、2,400bps(自動フォールバック付き)	
走査線密度	(主)8ドット/mm (副)15.4、7.7、3.85、2.57本/mm	
電送時間	9秒(注) (G2モード)3分 (MF-1モード)ファイン3分、標準90秒、送信は3分	
送信原稿の大きさ	最大幅297mm(A3)、最大長1.1m未満	
有効走査幅	読み取り303mm、記録202mm(A4)、249mm(B4)、(MF-1)192mm	
記録紙サイズ(mm)	257×364、210×297、カット紙 ダブルカセットにより、2種類同時セット 各250枚	
符号化方式	MR、MH、三菱独自方式	
読み取り方式	密着イメージセンサによる平面走査	
記録方式	レーザープリンタによる普通紙記録	
寸法 (mm)	440(幅)×530(奥行)×940(高)(突出部除く)	
重 量	約80kg	
電 源	AC100V±10% 50/60Hz	
消費電力	送信時180W、受信時300W、最大380W、待機時170W、 ただしウォームアップ時は最大800W	
使用環境	10～35°C、35～80%RH ただし、30°C以上の場合は70%RH	

注 A4標準原稿を走査線密度8ドット/mm×3.85本/mm、9,600bpsで送信したときの画像情報の伝送時間。認定番号P88-1001-1、F88-N001-1、L88-N001-0

表 4. FA-6800の機能一覧

機能	機種 MELFAS6800	機能	機種 MELFAS6800
電話機能			
電話機内蔵	○	プログラム送信	○(メモリ蓄積)
短縮ダイヤル(記録ボタンによる)	68	割り込み送信	○
操作性			
ワンタッチダイヤル	32	読み取り幅	A3
話中再ダイヤル	○	記録紙	B4/A4×各250枚
FAXからCNG音送出	○	スーパーファインモード	○
ファクシミリ電話自動力替え	○	マルチコピー	○
電話呼出予約	○	原稿セット	文字面表
保留音	○	自動給紙	50枚
高速性			
高速モード	9秒	原稿幅自動検知	○
高速読み取り	○	ディスプレイ	漢字表示
短コンタクト手順	○	操作手順表示	○
内蔵メモリ	1Mバイト	送信, 受信枚数カウンタ	○
ネットワーク機能・システム機能			
順次同報	○(メモリ蓄積)	送信済スタンプ	○
中継依頼	○(メモリ蓄積)	中間調	○
視展通信	○	自動均等縮小送信	○
メモリ受信	○	送信予約機能	○
リモートコピー送信	○	確実性	
マルチモード受信(G3, G2, ミニファクス)	○	自動誤り再送	○
ファクシミリ通信網受信	○	パスワード	○
タイム集発信	○	発信元日付印字	○
自動連続タイム受信	○	通信管理レポート	○
ポーリング	○(メモリ蓄積)	通話料金計算	○
		送信レポート	○




図 5. プリンタ インタフェース




図 6. レーザプリンタ部

パネル操作部は、FA-6600/6500と同一コンセプトとして、メッセージテーブル及び漢字カナのフォントを備え、LCD、キー、LED制御を行うとともに、メインCPUとのデータ送受を調歩同期式通信で実施するなど、FA-6600/6500と同一設計コンセプトで統一している。32けた×4行の大型LCDによるグラフィック表示は、シリーズの統一シンボルとして標準化している。

3.2.2 プリンタ インタフェース

プリンタ インタフェースを図5に示す。記録部が従来の感熱記録方式と異なり、定速動作をするため、画信号をページ単位で蓄積するページメモリと呼ぶ大容量メモリを持ち、このページメモリを管理し、記録部に同期させて画信号を送り出している。

(1) ページメモリ

プリンタ部は、定速走行を必要とするために、ファクシミリの間欠走行を定速走行に変換する。画情報をページ単位で蓄積しているメモリは、ダイナミックRAMで構成している。

(2) ラインバッファ

メイン部から送られてきたシリアル画信号を、ページメモリに転送するためにシリアル-パラレル変換により、ラインバッファ回路に画信号をいったん格納する。

ページメモリの次にあるラインバッファ回路は、ページメモリに蓄積された画信号を記録部に同期させて送り出すための役割を果たす。

(3) 画信号処理回路

レーザープリンタによる記録部は、16ドット/mm×15.4本/mmの

高解像度を持っているが、ファクシミリ側のG3、G2、ミニモードそれぞれの解像度に合わせるための解像度変換回路を備えている。また、A4の画信号とB4の画信号をA4記録紙に印字させるための機能と、B4分の画信号をA4記録紙に印字させる縮小機能を持っている。

(4) ページメモリ管理・記録部制御

これは、記録制御部全体のコントロールと、ページメモリ・ラインバッファ間のDMA転送制御、ページメモリに蓄積した画信号の管理、記録紙の選択及び記録紙ジャムなどの記録部のステータス情報処理を行っている。

3.2.3 記録部

図6は、記録部のレーザープリンタ部を示す図である。電氣的には、カット紙の搬送機構制御及び電子写真プロセス制御を行うブロックで構成される。トナーカートリッジ及び感光ドラムのカートリッジ化の実現により、メンテナンスの簡略化を図っている。

4. むすび

このシリーズの開発により、通信需要の広がりにつ随したネットワーク機能の充実と、給紙性能と記録紙排出性能の向上による大量送受信に最適な高級多機能機系列の製品群を実現した。メモリの大容量化により、画像処理手段は格段に進んでいるが、通信における高速伝送とのバランスを考慮した性能を持つ高級機開発が今後の課題となろう。最後にこのシリーズ開発に当たり、御支援、御協力いただいた関係各位に深く謝意を表する次第である。

垂直薄膜磁気記録ヘッド

来住久敏* 坂田俊哉* 田辺信二* 尾関龍夫* 森泉さつき*

1. ま え が き

データ記憶装置の中で、磁気記録技術を用いた固定ディスク装置やフレキシブルディスク装置は、その中核的存在になっている。情報量の増大に伴い、これら記憶装置には一層の大容量化が要求され、今やその記録密度は1平方インチ当たり50Mビットに達し、磁気記録の限界にせまりつつある。

そこで、従来の磁気記録方式(画内記録又は長手記録と呼ばれる。)に存在する線密度の向上に対する困難さを回避する方式として、垂直記録方式が提唱された。

我々は固定ディスク装置に垂直記録技術を適用するに当たり、金属2層スパッタ媒体と薄膜磁気ヘッドの組合せにより、その実用性を検討してきた。ここでは、この薄膜磁気ヘッドを中心に、これまでの成果を報告する。

2. ヘッド設計

2.1 ヘッド設計の基本的な考え方

垂直磁気記録用の記録媒体は、膜面に垂直な方向に強い磁気異方性をもったCoCr膜と、高透磁率軟磁性層(CuMo-パーマロイなど)から成る。垂直記録方式の特長を次に示す。

- (1) 隣り合う信号磁化(ビット)は、お互いの磁化を強め合う相互作用があり、この効果は、高密度になるほど強い。従来の記録方式では、逆に高密度になるほど、減磁界により磁化は減少する。
- (2) 図1に、媒体の裏打ち層とヘッドの主磁極で、媒体の信号磁化を挟み込む形で磁路が構成される様子を示すが、媒体表面の減磁界は、主磁極のある部分では減少するため、主磁極直下の磁化情報だけを、分解能良く検出できる。




図1. 垂直磁気記録の概念図

上記の特長(2)に述べたように、垂直記録では、従来方式に比べてヘッドと媒体の相互作用の効果が大きい。また、媒体の各部の磁化状態は非線形な履歴曲線(ヒステリシスループ)に沿って変化する。そこで、ヘッド形状の最適値の設計のためには、ヘッドと媒体とを組み合わせた全系に関する解析を行う必要がある。

ヘッドに求められる基本的な条件は、

- (1) 媒体に対し、できるだけ急俊で、大きな磁場こう配を持った強い磁界を印加できる。
 - (2) 高い分解能(媒体上の磁化信号に対する位置分解能)と再生効率をもっている。
- の2点である。

2.2 ヘッドの断面形状パラメータ

断面設計のための解析は、通常二次元の有限要素法(FEM)磁界




図2. ヨーク長と再生出力




図3. ヘッドの断面

解析プログラムに、媒体のマイナーループを含む磁化特性を組み込んだ形で行われる。ヘッドの寸法パラメータの最適値は、材料の特性にも関係する。しかも、磁性膜の特性は、応力・熱・成膜やアニール時の磁界によって変化する。コイルピッチを同じとした場合、図2に示すように、最大の再生出力を得るヘッドヨークの長さは、主磁極・補助磁極の材料特性によって変わる。補助磁極厚、増厚部の位置などの形状パラメータも同様に、現状の材料特性を考慮して決定される。図3に、このようにして設計したヘッドの断面写真を示す。

2.3 ヘッドの平面形状パラメータ

磁気ディスクは、円周方向(ビット密度)とともに、半径方向(トラック密度)にも高密度化が進んでいる。トラック幅などのヘッドの平面形状は、隣接したトラック間のクロストークと再生出力との関係で決定した。クロストークの解析の手法としては、三次元FEM磁界解析をもとに、相反定理、重ね合わせなどの手法を用いている。図4(a)は、垂直記録を用いた固定ディスクにおけるサイドクロストークの計算値と実測値を示す。参考のために、従来の記録方式のディスクにおけるサイドクロストークの特性を同図(b)に示す。完全にオフトラックしたとき(この場合、 $20\mu\text{m}$ ずらしたとき)のクロストーク量は、従来のものと比べて15dB以上小さく、同じトラックピッチに対し、ヘッドトラック幅は従来より広くとれる。




図4. オフトラック特性

2.4 設計ヘッドの特性予測

ヘッドの特性は、それと組み合わせる媒体によって決まる。また、ヘッドは、スライダに搭載され、ディスクの回転に伴う空気流による上向きの圧力とばね圧との釣合いによって、ディスク表面から一定スペーシング量を保って浮上している。スペーシング量の増大に伴い、図5に示すように媒体からヘッドへ流れる磁束の絶対量は減少し、ヘッドの分解能も低下する。しかし、装置の信頼性を確保するためには、現在の技術では、最低限 $0.1\mu\text{m}$ 以上のスペーシングが必要である。図6は、計算機シミュレーションにより求めた記録・再生特性を示す。ヘッド・媒体の諸パラメータを変化させてのシミュレーション及び実験に基づき、目標とする装置仕様を達成するためのヘッド・媒体仕様を決めた。このようにして決定されたヘッド、媒体の仕様及び電気特性は5章に示す。




図5. スペーシングによるヘッドへ流れる磁束の減少




図6. 計算機による特性予測

3. 磁性膜の形成とその特性

垂直記録用薄膜ヘッドに用いる磁性材料としては、高飽和磁束密度、高周波における高透磁率が要求される。高周波における高透磁率を得るために、膜に一軸磁気異方性を与え、回転磁化モードによる磁化過程を用いる。Co₉₀ZrNbアモルファス膜は、以上の条件を満たす磁性材料であり、主磁極材料として選択した。成膜はスパッタ法を用いた。異方性は、スパッタ時に膜に磁界を印加することにより付与した。組成は、図7に示す保磁力と磁わいを考慮し、Co_{90.1}Zr_{3.3}Nb_{6.3} (atm%)とした。この組成での飽和磁束密度は、約1.2 Tである。成膜直後の膜には、過度の異方性が付与されており、透磁率は小さい。そこで、回転磁界中熱処理により、異方性の大きさを調整する。熱処理条件は、磁界7.9kA/m (100Oe), 真空度10⁻³ Pa, 及び温度300°Cである。

さきに述べたように、高トラック密度化が進んでおり、例えばトラック密度1,000TPIでは、主磁極の幅は20μm以下に設計する必要がある。主磁極幅が狭くなった場合、最適の特性が得られる異方性磁界は変化する。図8(a), CoZrNb単層膜 (3,000 Å) において、H_Kをパラメータとした場合の磁極幅と透磁率の関係を示す。磁極幅が25μmでは、H_Kが477A/m (6 Oe)の場合、透磁率が最も大きくなる。H_Kが小さいものは、磁極幅が広いと透磁率は高いが、狭くなると透磁率は急激に低下する。この原因は、H_Kが小さくなると、磁極端部に環流磁区が広がるためである。環流磁区は、高周波の磁界に対して応答しないため、有効磁路が狭くなり透磁率は低下する。環流磁区の影響を軽減するために、磁性膜の多層化を検討した。多層化によって各層の磁化がカップリングを起こし、環流磁区の形成が抑制される。図8(b)には、2層膜での磁極幅と透磁率の関係を示す。2層膜の中間層としては、Al₂O₃を用いた。単層の場合に比べ、磁極幅が狭くなったときの透磁率の低下がゆるやかである。したがって、高トラック密度化になれば多層膜を採用しなければいけない。






図7. 組成と保磁力 (H_c), 磁わい (ΔH_K) の関係

4. 製造プロセス

垂直薄膜磁気ヘッドの製造プロセスのバックグラウンドには、従来の長手記録薄膜磁気ヘッドがある。長手用薄膜ヘッドは、磁極(パ



(a) 単層膜



(b) 2層膜

図8. 磁極幅と透磁率

ーマロイ)とコイル(Cu)をパターンめっきで形成し、絶縁層にフォトリソを用いコイル凹凸を平坦化したものである。垂直薄膜ヘッドでは、構造上上面に絶縁層が露出するが、樹脂絶縁層の場合は、硬度・耐湿性の点から信頼性に問題がある。また、磁極をスパッタで成膜するため長手用薄膜ヘッドのプロセスは、そのままでは適用できない。したがって、新たにプロセス設計と要素検討を行った。その結果、従来のウェット主体のプロセスからスパッタ、イオンビームエッチングなどのドライ主体のものとなった。

4.1 プロセス概要

図9に垂直薄膜ヘッド素子の製造プロセスの概要を示す。

(1) 主磁極・第1絶縁層

Al₂O₃絶縁層を付けたAl₂O₃-TiC基板上にCoZrNb(2.0μm厚)をスパッタにより成膜する。次に磁界中アニールにより磁気特性を制御し、イオンビームでテーパエッチングし(テーパ角30°)増厚部を形成する。その後、スパッタとイオンビームエッチングによってCoZrNb主磁極(3,000Å厚)を形成する。この上に第1絶縁層とし




図9. 垂直薄膜ヘッド製造のプロセス概要

てAl₂O₃を数μm厚スパッタにより成膜する。

(2) 第1コイル・第2絶縁層

めっき用電極膜として、Ti/Cuを200Å/1,000Å厚スパッタにより成膜し、写真製版でコイルレジストパターンを形成後Cuを数μm厚めっきする。このとき、磁極接合部に、(5)で示すスルーホール形成のために、Cuが付くようにしておく。続いて、コイル取出し端子部、第2コイルとの接続部、及び磁極接合部を増厚めっきする。その後、不要部分のCuを除去する。この上に第2絶縁層として、Al₂O₃を数μm厚(コイル厚以上)バイアススパッタにより成膜する。通常のスパッタによるコイル上Al₂O₃膜は、シャドウ効果のためコイル間(谷間)にすだれ(簾)ができる。バイアスをかけ、成膜しながらエッチングする(付随する再付着を用いる)ことにより、これを抑えた。絶縁層成膜後、コイル接続部(増厚されている)が露出するまでAl₂O₃を機械研磨で平坦化する。

(3) 第2コイル・第3絶縁層・第3コイル

この平坦な面上に、さきと同様にして第2コイルを形成する。以下、同様に第3絶縁層、第3コイルを形成する。

(4) 第4絶縁層

第4絶縁層を形成後、平坦化した時点では、第1コイルからの端子取出し部、第3コイルからの端子取出し部(コイル中心部)、及び磁極接合部の3箇所のCuが露出している。

(5) 磁極接合部スルーホール・補助磁極

磁極接合部に形成されているCu及び第1層Al₂O₃をイオンビームでテーパエッチングする。次に、パーマロイ(1.5μm厚)/Al₂O₃(750Å厚)を数層積層し、イオンビームで媒体対向側の端部が垂直になるようにエッチングする。

(6) 端子取出し・保護層

次に、コイル取出し端子部をCuパターンめっきで形成する。このとき、ボンディングパッド部を増厚しておく。最後に、Al₂O₃(40μm厚)保護層をスパッタで成膜後、平坦化研磨しボンディングパッド部を露出させる。

以上のように、基板上に一括形成されたヘッド素子を基板から切り出し、スライダ加工を行う。

4.2 特長

このプロセスの特長は次のとおりである。

(1) 磁極加工法としてイオンビームエッチングを用いたので磁性膜がめっき膜に限定されず、他の製膜法による新たな磁性膜が使用できる。




図10. イオンビームエッチング装置の概要




図11. エッチング速度のビーム入射角依存性

- (2) Al₂O₃絶縁層を採用することにより、浮動面の機械的強度が向上し、基板と線膨脹係数が近く、熱伝導係数も（樹脂より）大きくなり信頼性が向上した。
 - (3) Al₂O₃絶縁層の平坦化に機械研磨を用い接続部を増厚することにより、研磨終点検知とコイル接続を兼ねかつ平面上にコイル形成できプロセスが安定化した。
 - (4) 磁極接合部スルーホール部の材料を、Al₂O₃からエッチング速度の大きいCuに置き換えたので、コイル多層化が容易になった。
- 4.3 イオンビーム エッチング




図12. 孤立再生波形




図13. 規格化出力と記録密度の関係

プロセスの中核をなすイオンビーム エッチングについて概説する。イオンビーム エッチングには、ビームを絞りエッチングを行う方式と、多数のビームをシャワー状に照射しエッチングを行う方式がある。ここで用いたのは後者で、イオンミリングとも呼ばれる。




図14. 主磁極深さの影響 (T_w=18μm, W_{aux}=80μm)

装置の概略を図10に示すが、イオン生成室（プラズマ室）からArイオンを電氣的に加速してエッチング室に導き、スパッタ現象を用いてエッチングする。Arガスの代わりに活性ガスを用いるとリアクティブエッチングができる。半導体プロセスには、生産性とイオン衝撃によるダメージ、汚染の点から、この手法はあまり使われていない。長所は、エッチングが低圧力（ 10^{-3} Pa）で行われるので指向性が良く、エッチング形状を制御でき、被エッチング材を問わない点にある。欠点はエッチング速度が小さく（数百Å/分）、選択性が低い（マスク材難）点にある。エッチング形状に影響を及ぼす因子として、エッチング速度の入射角依存性（図11）、再付着、シャドウ効果、イオン電荷反発によるビーム分散がある。所望のエッチング端面形状を得るためのエッチング条件は、原理的には各因子を考慮し計算から決めることもできる筈であるが、実際には各因子を厳密に考慮することは難しく実験によって決める。

5. 測定結果

前節まで述べたような設計、プロセスにより作成した垂直薄膜ヘッドの測定結果を示す。

5.1 測定条件

測定に用いた媒体は、アルマイト基板上に軟磁性層として、CuMoパーマロイ、垂直記録層としてCoCrをスパッタにより成膜したものである。CuMoパーマロイの膜厚は $0.5\mu\text{m}$ 、CoCrの膜厚は $0.3\mu\text{m}$ である。CoCrの膜厚に垂直方向の保磁力は、 23.8kA/m （ 300Oe ）である。CoCrの組成は、Co78Cr22（Wt%）とし、飽和磁束密度の値は、 $0.37\sim 0.38\text{T}$ とフレキシブルディスク用CoCr媒体（ 0.5T ）に比べて低めに設定した。飽和磁束密度を下げたのは、媒体の実効的な異方性（本来の異方性磁界から反磁界を引いた値）を大きくし、記録磁界の分布が浮上によりブロードになっても、媒体磁化としては急峻なもの書き込めるようにするためである。試作したヘッドのコイルターン数は、40ターン、電気抵抗は 40Ω 、インダクタンスは $1\mu\text{H}$ である。ヘッドを搭載したスライダは、周速 10m/s のときに浮上量 $0.1\mu\text{m}$ に設定した。

5.2 記録密度特性

孤立再生波の例を図12に示す。ひずみのない単峰パルス状の波形が得られている。図13には、記録密度と規格化出力（ E_R ）の関係を示す。規格化出力とは、トラック幅 1mm 、速度 1m/s 、巻線1ターン当たりの出力である。2KFRPIの低記録密度領域で、 $15[\mu\text{V}_{\text{OP}}/\text{mm}/\text{turn}/(\text{m/s})]$ が得られた。また、再生出力が、孤立波出力の $1/2$ になるときの記録密度（ D_{50} ）は、40KFRPIであった。

5.3 主磁極長さ及び補助磁極の影響

主磁極長さ（ D_p ）と補助磁極幅（ W_{AUX} ）が、特性に及ぼす影響について測定を行った。

主磁極先端から増厚部までの主磁極長さ D_p は、図4に示すヘッドの左端を研磨することにより所定の値に調整する必要がある。従来




図15. 補助磁極幅の影響（ $T_w=18\mu\text{m}$ ）

のリングヘッドの場合は、オーバライト特性の関係から、 $1\mu\text{m}$ 以下の加工精度が要求される。垂直ヘッドの場合には、図14に示すように D_p の値は、オーバライト、 E_R 、 D_{50} に対し、 $3\sim 7\mu\text{m}$ の範囲ではほとんど効かず、加工時のマージンは大きい。

次に、補助磁極幅のクロストーク及び再生出力への影響を検討した。垂直薄膜ヘッドのクロストーク量は、解析によって補助磁極幅にほとんど影響されないという結果が得られており、実測によっても確認された。そこで、再生出力の観点から適当な補助磁極幅を明らかにするために、補助磁極幅をパラメータとして、測定を行った。その結果を図15に示す。 D_{50} は、40KFRPI程度で、ほとんど変化はないが、補助磁極が広いほど出力は増加している。

6. むすび

垂直記録用固定ディスク装置の開発、研究に当たり、そこで用いられる磁気ヘッドの研究を中心に述べた。開発した垂直薄膜ヘッドは、主磁極にアモルファス磁性体を採用、コイル間絶縁層としてアルミナ固体絶縁膜を使用した。また、その成膜・加工にはドライプロセスを大幅に採用した。試作したヘッドは、Co-Cr 2層媒体との組合せで1,000TPI以上のトラック密度において、40kFRPI以上の高密度記録が可能である。低浮上化技術、符号化技術の開発などと合わせ60Mビット/平方インチの可能性を確認することができた。

知識処理に基づく配電図面自動入力システム

井上順允* 近田伸行* 前田 暉** 前田陽二** 脇本浩司** 島 光秀**

1. ま え が き

電力会社で保有している電線・電柱などの配電設備の数は膨大であり、しかも設備の変更は頻繁に行われるため、設備管理業務を計算機によって支援するシステムの導入が進められている⁽¹⁾。このシステムでは、電線や電柱を記入した“線路図”や、道路や建物を記入した“地形図”などの図面の使用が不可欠であり、図面を計算機に入力し処理するための高度な画像認識・処理技術を実現している。

さらに、今回、東京電力㈱と三菱電機㈱の共同研究により、知識処理技術を応用した配電図面自動入力システムを開発した。このシステムは、図面に関する知識を用いて図面の表す内容を認識・理解することができ、これによって次の機能を実現している。

- (1) 要素間の複雑な交差や重なりを含む既存の配電図面をイメージリーダで読み取り、シンボル・接続線・境界線などの図面構成要素を自動的に認識して計算機に入力する。
- (2) 入力した図面データのうち、電線・電柱データを他のシステムで流用する場合は、他システムに合わせて位置を補正する必要が生じるが、この位置補正を図面の記入内容を理解することによって自動的に行う。

2. システムの概要

以下にこのシステムの機能及び構成について述べる。

2.1 システムの機能

このシステムでは、図面を読み取って計算機に入力する“自動入力”機能と電線・電柱データを他システムで流用するために位置を補正する“位置補正”機能を実現している(図1)。それぞれについて以下に説明する。

2.1.1 自動入力

自動入力の対象となる配電図面は、電線や電柱を記入した線路図と、道路や建物を記入した地形図の2種類である(図2)。線路図は地形図の上に紙を重ねて電線や電柱の情報を書き込むことによって

作成されており、この2枚1組となった図面によって、配電設備の管理が行われている。

自動入力の目的は、これらの図面をイメージリーダから読み取って認識・理解することにより、配電設備管理で必要となるデータを自動的に計算機内で作成することである。線路図の入力では、電柱を表すシンボルや電線を表す接続線をそれぞれ検出し、シンボルの種類やシンボルとシンボルの接続関係を認識する。地形図の入力では、道路や建物などの地理要素を表す線をベクトルの集まりとして表現し、これらを地理要素の種類ごとに分類する。

2.1.2 位置補正

このシステムで入力した電線・電柱のデータを他のシステムで流用する場合、次の理由により位置補正の必要が生じる。

- (1) 配電設備管理においては、電柱の絶対的な位置よりも近くの道路や建物などの地理要素に対する相対的な位置関係が重要な意味を持つ。
- (2) 他のシステムで使用している地形図が、このシステムで入力した地形図と同一ではない場合は、測量方法の違いや作図方法の違い、作成時期の違いなどのために両者の間に位置ずれが生じる。したがって、このシステムの電線・電柱のデータを位置補正せずに他のシステムで使用した場合は、電柱と他の地理要素の間の位置関係が実際とは異なってしまう場合がある。

このシステムでは、地形図の理解に基づいて、この位置ずれを自動的に補正し、他のシステムに合致した電線・電柱データを提供する。

2.2 システム構成

このシステムは、スーパーミニコン《MELCOM70 MX/3000》を






図1. システムの概念図



(a) 線路図



(b) 地形図

図2. 配電設備図面の例




図 3. システム構成

中心として、画像入出力機器、対話装置、知識処理用ワークステーションから構成される(図 3)。以下にこのシステム構成の概略を示す。

(1) スーパーミニコン

全体の制御及び画像・図形処理を実行する。専用のイメージプロセッサを内蔵しており、画像処理を高速に実行する。

(2) 画像入出力機器

自動入力する図面をイメージリーダから読み取る。また、図面データを静電ブロックに出力する。

(3) 対話装置

グラフィックディスプレイ及びタブレットを用いて図面データを確認・修正する。

(4) 知識処理用ワークステーション

AI用言語であるOPS83を実装したワークステーションにより、知識処理部分の実行を行う。

3. 知識処理の方式

このシステムでは、図面に関する知識を用いて、図面の表す内容を認識・理解する機能を実現している。以下に、知識処理の基本方式と線路図・地形図理解の処理の概要について述べる。

3.1 基本方式

図面に関する知識には、次の 2 種類がある。

(1) 図面モデル

図面の記入内容に関する知識であり、具体的には、図面の各構成要素の持つ性質や、各構成要素間の接続関係・位置関係などに関する制約がこれにあてはまる。

(2) 解析ルール

図面の解析方法に関する知識であり、具体的には、図面中の線を追跡するときや領域にラベル付けするときの手順・戦略がこれにあてはまる。

これらの知識は、「もし～ならば～する」といったプロダクションルールの形で表現され、これを用いて推論が行われる。推論の流れは図 4 に示すようになる。図の各ブロックについて以下に説明する。

(a) 仮説生成

前述の解析ルールに従って図面の解釈についての仮説を生成する。

(b) 仮説検証

(a)で生成された仮説を図面モデルと照合し、矛盾が存在しないかチェックする。

(c) 仮説変更

仮説検証の結果、矛盾が検出された場合は、ここで、仮説の取り消しを行って一つ前の状態に戻る。

この三つのブロックを移り変わりながら処理を進めることによって、試行錯誤的な推論が可能となる。

3.2 線路図の理解

線路図の解釈を行う場合に問題となるパターンを次に挙げる(図 5)。

(1) 接続線が曲線や屈曲線で書かれており、さらに他の接続線と交差している場合。





図 4. 知識処理の流れ



(a) 接続線と接続線の交差 (b) 接続線と他の要素の重なり

図 5. 線路図における問題パターン

(2) 接続線が他の要素と重なるために、一部が省略して記入されている場合。

このような場合、単純に線を追跡していく方法では分岐点や端点で追跡を誤る場合があります、正しい接続関係の認識は難しい。このようなパターンは、次のように処理される。

図面モデルとしては、例えば次に示すような図面記入上の制約をルールとして記述しておく。

- 種類xに属する接続線の両端には、種類yに属するシンボルが接続する。
- 同一のシンボルに接続する接続線は互いに交差することはない。

また、解析ルールとしては、例えば次に示すような戦略を記述しておく。

- 接続線の追跡において分岐点に到達したときは、直進性の高い方向に追跡を進める。

このようなルールに基づき推論を行うことによって、仮に分岐点や端点で追跡を誤った場合でも、誤りを検知して後戻りし、追跡をやり直すことにより矛盾のない解釈が得られる。


3.3 地形図の理解

地形図の解釈を行う場合に問題となるパターンを次に挙げる (図 6)。

- (1) 街区と街区が歩道橋などで接続されているため、道路を表す線の一部が隠されている場合。
- (2) 道路を表す線が途切れているために、街区が一つの閉じた領域を構成しない場合。

このような場合、単純な方法で領域を道路・街区・歩道・建物・河川などの各要素に分割することは難しい。このようなパターンは、次のように処理される。図面モデルとしては、例えば次に示すような図面記入上の制約を記述しておく。

- 建物は街区に含まれている。



(a) 歩道橋による街区の接続 (b) 道路の途切れ

図 6. 地形図における問題パターン

- 歩道は街区の周辺に位置する。

また、解析ルールとしては、例えば次に示すような戦略を記述しておく。

- 線が途切れているときは、隠されている線を仮定してみる。
- このようなルールに基づき推論を行うことによって、種々の解釈の可能性の中から、矛盾のない解釈を得ることができる。

4. 処理の流れ

4.1 自動入力処理

自動入力処理の流れを図 7 に示し、各ブロックについて以下に説明する。




図 7. 自動入力処理の流れ

図 8. 位置補正処理の流れ







図 9. 位置補正処理の説明図



(a) 地形図と電線・電柱データの重ね合わせ



(b) 他の地形図と電線・電柱データの重ね合わせ（補正前）



(c) 他の地形図と電線・電柱データの重ね合わせ（補正後）

図10. 位置補正処理の例

(1) 画像入力

自動入力の対象となる配電図面（線路図と地形図）を、イメージリーダーで読み取り画像データとして取り込む。

(2) ベクトル化

取り込んだ画像データに対して、イメージプロセッサによる処理を施して図面を短い線分（ベクトル）の集まりとして表現する。

(3) 図面要素認識

線路図におけるシンボルや接続線、地形図におけるシンボルや道路・建物などの各構成要素を検出して認識する。この段階では、複雑に交差した接続線の接続関係や、複雑な構造を持った地形要素までは正しく認識されない。

(4) 知識処理

前述の図面に関する知識を用いた推論により、図面中の複雑な部分の解釈を行う。

(5) 確認・修正

認識結果をグラフィックディスプレイに表示して確認を行い、誤りがあれば対話的に修正を行う。

以上の処理によって、大量の配電設備図面の初期入力を自動的に行うことができる。

4.2 位置補正処理

位置補正処理の基本は、「一つの地形図に合わせて作成されている電線・電柱データの位置を、各設備とその近傍の地形要素の位置関係を保存しながら、他の地形図に合わせて移動する」ことである。この地形要素として、地形図上で道路及び歩道で囲まれている領域（以後ブロックと呼ぶ）を用いた。その理由は以下のとおりである。

(1) ブロックの形状の時代による変化は、比較的小さい。

(2) 電柱は、ブロックの辺に沿って立っている。

この処理におけるこの他の特徴は以下のとおりである。

(1) ブロックの検出は、その形状が複雑かつ多種多様であることから、従来手法では困難であり、知識処理による地形図理解の結果を用いて検出している。

(2) 地形図間でブロックの対応付けを行うことにより、位置補正を可能にしているが、このとき、1個のブロックが複数のブロックに対応できるようにしている。

(3) 電柱とブロックの位置関係を求める場合、ブロックの角に対応するか、辺に対応するかを調べ、処理方法を変えている。また、ブロックから一定距離以上離れている場合、処理対象外としている。

処理の概略フローを図8に示し、以下に詳細に説明する。

4.2.1 データ検索

配電設備管理システムから地形図及び電線・電柱データを、他のシステムから地形図を検索して入力する。

4.2.2 位置補正

(1) ブロック検出

先に説明した地形図理解の結果を用いて、2種類の地形図のブロックを各々検出する。

(2) 電柱ブロック対応付け

電柱から、配電設備の地形図のブロック上の最も近い点を検出し、この点と電柱との位置関係を求める。この結果、電柱は次の3種類に分類される。

●線対応：ブロック上の線分と対応するもの。

●点对応：ブロック上の線分の端点と対応するもの。

●対応なし：最も近い点までの距離が一定値を超えるもの。

(3) ブロック対応付け

位置補正の基準となる両地形図のブロック間の対応を、両地形図を重ねた場合のブロックの重なり情報に基づいて求める。

(4) 補正処理

電柱とブロックの位置関係を保存しながら、対応するブロックに合わせて電柱位置を移動する。ここで、線対応の電柱は線との位置関係を、点对応の電柱は端点との位置関係を保つように位置の移動を行う。図9に補正処理の説明図を示す。

4.2.3 表示確認及び修正

補正後の電線・電柱データと、他のシステムの地形図とを重ねて表示し、補正後の位置が適当か確認を行い、適当でなければ各電柱ごとにタブレットを用いて修正する。位置補正処理の一例を図10に示す。

5. むすび

大量の図面を使用する配電設備管理の分野において、知識処理技術を応用することにより高度な図面理解機能を実現し、次のような点で有効であることを確認した。

(1) 図面データの初期入力において、要素間の交差や重なりなど複雑な構造を含む場合でも自動的に図面を読み取って入力することができる。

(2) 電線・電柱データを他のシステムで流用する場合、流用する側のシステムに合わせて自動的に位置データを補正することができる。

現在、このシステムにおいて方式の検証を行っている。今後、利用する知識（ルール）の追加・改良を行い、実システム化の検討を進めていく予定である。

参考文献

- (1) 名倉ほか：架空配電マッピングシステム，三菱電機技報，62，No.3，p20（昭63）

表面実装用電子部品対応 スポットライト リフローはんだめっき条

三菱電機ではこのたび、表面実装用電子部品に対応したばね材料として、理想的なはんだ付け性とばね性を有する、リフローはんだめっき付きりん青銅条を開発いたしました。

特長

●はんだ付け性の改良

表面実装に用いられる温度200～215℃において、2秒以下で完全なはんだぬれ性を示します。めっき厚を薄くしたにもかかわらず、従来の9/1はんだ、6/4はんだの厚めっきに匹敵するはんだ付け性を示します。

●耐熱性の改良

電子部品として用いられる場合の一般的なテスト条件は85℃ですが、このたび開発した条は100℃において、500時間以上加熱しても、めっき剥離は生じません。

●成形加工性の改良

光沢はんだめっき、光沢すずめっきなどでは、プレス加工などによる成形加工時に、めっきの欠落、めっきカスの付着、曲げ部分でのめっきのひびワレなどの欠点がありました。このたび開発したリフローはんだめっき条は、めっき後に加熱溶融処理が施されており、これらの欠点が改善され、成形加工上でのトラブルを解消しました。

●めっき加工費改善

従来のはんだめっきでは厚めっきを施していたため、めっき加工費が割高となっていました。しかし、リフローはんだめっき条は、めっき厚を薄くし、かつ広幅でめっきを施すため、めっき加工費の低減が可能となりました。

用途例


●表面実装用電子部品のリード

固定抵抗、半固定抵抗

コンデンサ、トリマーコンデンサ

●表面実装用コネクタ端子、コンタクト

…などが考えられます。



はんだ付け性


	はんだ濡れ時間 (SEC)
リフローはんだめっき	1.7
リフローすずめっき (硬質)	3.4
リフローすずめっき (軟質)	2.2
光沢すずめっき	3.4
9/1はんだめっき (Ni下地)	1.9
9/1はんだめっき (Cu下地)	1.5
6/4はんだめっき (Cu下地)	1.7
銀めっき	1.4

耐熱性 (Ni下地の場合)

温度	時間	はんだ濡れ時間 (SEC)		
		100	250	500
100		○	○	○
120		○	○	○
140		○	○	○
160		○	○	○
180		○	○	○

仕様

素 材	りん青銅系合金、洋白系合金、ほか
素材板厚	0.15～0.5mm
めっき厚	0.8～2.0μm
下地めっき	なし Ni下地 0.2～0.8μm Cu下地 0.3～1.0μm



特許と新案 有償開放

有償開放についてのお問合せ先 三菱電機株式会社 特許部 TEL (03) 218-2136

半導体素子のモールド装置 (実用新案登録 第1657039号)

考案者 西村昭広, 柳谷孝二

この考案は、成形金型の位置決め構造を備えた半導体素子のモールド装置に関するものである。

即ち、図示の如く、成形金型(9)の上型(10)と下型(11)間のキャビティ(15)にモールド樹脂(2)を射出させるシリンダ部材(14)を上型(10)の上部に突出して設け、成形プレス(3)の上プラテン(5)に上型(10)を、上プラテン(5)に対して昇降自在な下プラテン(6)に下型(11)を夫々着脱自在にねじ止めし、シリンダ部材(14)を上プラテン(5)に設けた透孔(16)に遊嵌して、上プラテン(5)の上方からシリンダ部材(14)に樹脂射出用のプランジャ(8)を着脱自在に嵌入させるものにおいて、下型(11)のブラケット(21)と下プラテン(6)に互いに一致する位置決め孔(22)(23)を設け、この位置決め孔(22)(23)に位置決めピン(24)を着脱自在に嵌入して、下型(11)を下プラテン(6)に位置決めするようにした。なお、上記1対の位置決め孔(22)(23)はプランジャ(8)とシリンダ部材(14)のセンターが互いに一致したときに、互いに符合するようになっている。即ち、成形金型(9)の下型(11)を下プラテン(6)上に載置して、位置決めピン(24)を位置決め孔(22)(23)に嵌入すると、シリンダ部材(14)がプランジャ(8)に同心状に対応して、両者(8)(14)のセンターが互いに一致する。これにより、下型(11)を直ちに下プラテン(6)にねじ止めし、かつ下プラテン(6)を上昇させた後、上型(10)を上プラテン(5)に直ちにねじ止めすることができ、成

形金型(9)の交換を容易に行うことができる。

従って、この考案によれば、位置決めピンを装着するだけで、プランジャとシリンダ部材間のセンター出しを行うことができ、かつ、位置決めピンの装着も容易に行えるので、熟練を必要とせずに、容易に成形金型の交換を行うことができる。




図 1.




図 2.

薄材の切断溶着装置 (実用新案登録 第1663433号)

考案者 山口哲司

この考案は、例えば半導体装置の製造工程に使用される、ろう材の薄材を切断して移送し、外部引出しリードに溶着する薄材の切断溶着装置に関するものである。

即ち、図 1 に示す如く、上刃カッタ(2)及び下刃カッタ(3)上にろう材の薄材(1)が送り込まれると、切断の直前に、図 2 に示す如く、支持わく(5)が矢印Dのように下降し、ニードル(4)の圧縮ばね(6)のばね圧により、下刃カッタ(3)上の薄材(1)を押圧固定する。この後、図 3 に示す如く、下刃カッタ(3)が矢印Aのように上昇し、薄材(1)をせん断切断し、小片(1a)が作られる。このとき、小片(1a)はニードル(4)の下端に押圧されており、切断時の衝撃などに影響されず、位置精度よくニードル(4)に吸着されている。支持わく(5)の上昇、移動により、図 4 に示す如く、小片(1a)が外部引出しリード(9)上の所定の溶着位置上に移送され、支持わく(5)の下降により、ニードル(4)の下端に吸着されている小片(1a)を引出しリード(9)の溶着箇所上に押付け、更に、圧縮ばね(6)のばね圧により圧着され、溶着される。

以上のように、この考案によれば、薄材の切断時、予め下刃カッタ上の薄材をニードルで押圧し位置固定した後、カッタの切断動作により小片に切断するようにしたため、小片が部品上の溶着箇所

位置精度よく溶着することができ、位置ずれによる他の部品との溶着不良をなくすることができる。




図 1.




図 2.




図 3.




図 4.

半導体装置等の印刷機 (実用新案登録 第1665933号)

考案者 柳谷孝二

この考案は、半導体装置などの表面に付着している異物を除去する機構を持った印刷機に関するものである。

即ち、図示の如く、インク供給部(9)より供給されてきたインクは刻印(2)に転写され、刻印(2)上のマーク(3)はオフセットローラ(8)に転写される。図示しない半導体装置などのワーク供給部より1個ずつ分離されてシュート(17)上を供給されてきたワーク(1)は矢印C方向に落下し、先ずパイプ(14)により図示しない加湿器から供給されてきた加湿気体(20)の雰囲気中を通過する。これによりワーク(1)の表面に静電気によって付着していた異物はその静電気を失い、取れやすい状態となる。その後、除塵ローラ(11)の下方に入り、この除塵ローラ(11)の外周に形成された例えばウレタンゴムなどの弾性体(12)とワーク(1)の印刷面(2)が接する。このため、ワーク(1)の印刷面(2)に付着していた異物は完全に除去することができる。即ち、表面の異物は除塵ローラ(11)の外周に付着し、ワーク(1)の印刷面(2)はきれいになる。その後、ワーク(1)はオフセットローラ(8)の下方を通過するとき、オフセットローラ(8)と接触してオフセットローラ(8)に転写されているマーク(3)がワーク(1)に転写印刷される。

以上のように、この考案の印刷機によれば、文字の一部が欠けた状態で印刷される、いわゆる切字などの印刷不良のない印刷ができ、

また、ワークが汚れていないのでオフセットローラの汚れも少なく、印刷不良の低下及び機械稼働率の向上に大きく寄与する。




図 1.




図 2.

〈次号予定〉 三菱電機技報 Vol. 62 No. 12 公共プラント特集

特集論文

- 公共プラント特集に寄せて
- 公共プラントの展望
- 上水道監視制御システム
- 下水道監視制御システム
- 道路トンネル監視制御システム
- 愛知県防災行政無線システム
- 航空宇宙技術研究所納め選音速風洞制御システム
- 上下水道エキスパートシステム
- 公共プラントへの図面管理システムの適用
- 上下水道におけるオゾン応用技術
- 公共プラントにおけるパワーエレクトロニクス技術

●コージェネレーション システム

普通論文

- 中部電力(株)納め系統運用訓練シミュレータ
- 北海道電力(株)泊発電所向けRCPモータ
- 電力系統の効果的運用と三菱外鉄形変圧器
- 宇宙用高信頼性計算機
- テレビ電話・会議システム INVITE64
- 高疲労寿命ばね用銅合金MX96N
- (株)新世代コンピュータ技術開発機構向けマルチPSIシステム

三菱電機技報編集委員

委員長 鶴田敬二
 委員 峯松雅登
 // 福岡正安
 // 堀切賢治
 // 風呂功
 // 村田 豪
 // 藤井 学
 // 紅林秀都司
 // 高橋誠一
 // 田中輝一郎
 // 柳下和夫
 幹事 長崎忠一
 11月号特集担当 渡辺仁三

三菱電機技報62巻11号

(無断転載を禁ず)

1988年11月22日 印刷

1988年11月25日 発行

編集兼発行人 長崎 忠一

印刷所 東京都新宿区榎町7

大日本印刷株式会社

発行所 東京都港区新橋六丁目4番地9号(〒105)

三菱電機エンジニアリング株式会社内

「三菱電機技報社」Tel.(03) 437局2338

発売元 東京都千代田区神田錦町3丁目1番地(〒101)

株式会社 オーム社

Tel.(03) 233局0641(代), 振替口座東京6-20018

定 価 1部700円送料別(年間予約は送料共9,100円)

スポットライト 三菱軸流ファン《ウイングレット》



パソコン、プリンタなどOA機器の高速化、小形化に伴い、機器内部の高密度実装化が急速に進み、単位体積当りの発熱量も増加の一途をたどっています。一方、これらの電子機器はオフィスユーズからパーソナルユーズへの展開が進んでおり、前述の小形化とともに低騒音化に対するニーズが高まっています。このたび三菱電機では、これらのニーズに応じてOA機器の冷却用軸流ファンを全機種モデルチェンジして、さらに高性能・低騒音化をはかりました。

特長〔新機種〕

●実使用領域における送風特性の改善

ファンを機器に実装した状態での風量upと低騒音化を目標に「羽根形状」「ケーシング形状」を改善し、実使用領域での送風性能を向上しました。

●60[□]はニーズの多様化に対応して2シリーズをラインアップ

機器の小形化、高密度実装化に対応した高圧用MMF-06Cシリーズを新たに製品化し、従来のMMF-06Bシリーズの送風特性を改善したMMF-06Dシリーズとともに60[□]を充実しました。

●120[□]は大風量38mm厚を製品化

従来の25mm厚に加えて、新たに大風量タイプとして38mm厚を開発しました。オフコンやプリンタなど大風量が要求される機器に適しています。

●標準品全機種に自動復帰式ロック保護回路を搭載

従来の60[□]、80[□]に加えて、92[□]、120[□]も自動復帰式ロック保護を採用。ロックの原因を取除くと自動的に再起動します。

●豊富なオプション

ロックセンサ出力付、回転パルス出力付、コネクタ付、異電圧仕様、可変速仕様など各種用意し、幅広い用途にお応えします。

現行機種と新機種の比較

フレームサイズ	現行機種	新機種	現行機種との主な相違点
60×60mm	MMF-06Bシリーズ (自動復帰式ロック保護25mm厚)	MMF-06Cシリーズ (自動復帰式ロック保護25mm厚)	機器の高密度実装化に対応し、高圧力損失領域での送風性能、騒音性能を向上した新製品。
		MMF-06Dシリーズ (自動復帰式ロック保護25mm厚)	現行MMF-06Bシリーズの送風特性を改善し、さらに低騒音化。
80×80mm	MMF-08Bシリーズ (自動復帰式ロック保護25mm厚)	MMF-08Cシリーズ (自動復帰式ロック保護25mm厚)	現行MMF-08Bシリーズでの実使用領域における送風特性を改善。
92×92mm	MMF-09Aシリーズ (電源OFFリセット式ロック保護25mm厚)	MMF-09Bシリーズ (自動復帰式ロック保護25mm厚)	現行MMF-09Aシリーズの送風特性を改善し、さらに自動復帰式ロック保護を採用。
120×120mm	MMF-12Aシリーズ (電源OFFリセット式ロック保護25mm厚)	MMF-12Bシリーズ (自動復帰式ロック保護25mm厚)	現行MMF-12Aシリーズに、新たに自動復帰式ロック保護を採用。
		MMF-12Cシリーズ (自動復帰式ロック保護38mm厚)	実使用領域での送風特性、騒音特性を重視した大風量38mm厚タイプの新製品。

主な仕様〔新機種〕(標準品12V, Hスピード)

機種名	定格電圧 [V]	定格電流 [A]	開放風量 [m ³ /min]	締切静圧 [mmH ₂ O]	騒音 [dB(A)]
MMF-06C12DH	12	0.12	0.41	5.5	32
MMF-06D12DH	12	0.12	0.50	4.8	29
MMF-08C12DH	12	0.17	1.05	3.7	32
MMF-09B12DH	12	0.22	1.35	4.3	33
MMF-12B12DH	12	0.31	2.15	5.1	40
MMF-12C12DH	12	0.55	2.70	6.4	44